【正文】 )如果定時(shí)搶答的時(shí)間已到，卻沒有選手搶答時(shí)，本次搶答無效，系統(tǒng)短暫報(bào)警，并封鎖輸入電路，禁止選手超時(shí)后搶答，時(shí)間顯示器上顯示FF。(6)選手如果在主持人按開始鍵之前違規(guī)搶答，系統(tǒng)報(bào)警，LED顯示違規(guī)選手號(hào)碼和FF，直到主持人按下停止鍵。系統(tǒng)組成搶答器的實(shí)現(xiàn)方式有種多樣，通過純電子器件搭建電路實(shí)現(xiàn)，如優(yōu)先編碼器，鎖存器，555定時(shí)器譯碼器等，純電子器件實(shí)現(xiàn)沒有軟件參與，調(diào)試簡(jiǎn)單，但是它不易于擴(kuò)展和修改，而且電路結(jié)構(gòu)復(fù)雜，調(diào)試?yán)щy電子，電子器件管腳很多，實(shí)際搭建起來費(fèi)時(shí)費(fèi)力，焊接很容易出錯(cuò)。于是，我想到了用單片機(jī)實(shí)現(xiàn)。該系統(tǒng)采用51系列單片機(jī)AT89C51作為控制核心，該系統(tǒng)可以完成運(yùn)算控制、信號(hào)識(shí)別以及顯示功能的實(shí)現(xiàn)。由于用了單片機(jī)，使其技術(shù)比較成熟，應(yīng)用起來方便、簡(jiǎn)單并且單片機(jī)周圍的輔助電路也比較少，便于控制和實(shí)現(xiàn)。整個(gè)系統(tǒng)具有極其靈活的可編程性，能方便地對(duì)系統(tǒng)進(jìn)行功能的擴(kuò)張和更改。其原理框圖如下:搶答按扭優(yōu)先編碼電路鎖存器譯碼電路譯碼顯示主持人控制開關(guān)控制電路報(bào)警電路秒脈沖產(chǎn)生電路定時(shí)電路譯碼電路顯示電路 在實(shí)際電路設(shè)計(jì)中，需要先通過仿真軟件測(cè)試電路以及編譯的程序，檢查外圍電路設(shè)計(jì)是否合理，軟件編譯是否正確，以及軟件和硬件電路能否正常配合工作，能否準(zhǔn)確的實(shí)現(xiàn)所設(shè)計(jì)的功能。如果測(cè)試通過，電路仿真沒有問題能完全實(shí)現(xiàn)功能的話就可以實(shí)際的做板子的焊接工作了。 進(jìn)行仿真 擴(kuò)張單元地址無擴(kuò)展單元 按鍵、顯示功能的定義P1口的八位分別接8位選手的按鍵，作搶答按鍵口,按下程序復(fù)位，按下進(jìn)入搶答時(shí)間調(diào)整，按下進(jìn)入答題時(shí)間調(diào)整，按下被調(diào)時(shí)間加1，按下被調(diào)時(shí)間減1RST接單片機(jī)復(fù)位鍵，按下單片機(jī)復(fù)位四位八段數(shù)碼管,第一位顯示搶答選手號(hào)，第三、四位顯示倒計(jì)時(shí)間，第二位不用把選手號(hào)和倒計(jì)時(shí)間隔開 存儲(chǔ)單元的分配、標(biāo)志位的定義OK EQU 20H：搶答開始標(biāo)志位RING EQU 22H：響鈴標(biāo)志位R0作定時(shí)1秒的指針R1做搶答時(shí)間的存儲(chǔ)單元R2做答題時(shí)間的存儲(chǔ)單元R3 做選手號(hào)的存儲(chǔ)單元R6 做倒計(jì)時(shí)指針P0口做送顯段碼口P1口做選手搶答按鍵口P2口做送顯位選口P3口做功能鍵口系統(tǒng)初始化模塊按鍵模塊非法搶答模塊正確搶答模塊調(diào)整搶答時(shí)間調(diào)整回答時(shí)間模塊數(shù)碼顯示模塊89C521個(gè)USB1個(gè)共陰四聯(lián)八段數(shù)碼管1個(gè)開關(guān)20個(gè)蜂鳴器130p4個(gè)晶振12M1個(gè)排阻10K1個(gè)10K電阻2個(gè)10uf2個(gè)3. 硬件設(shè)計(jì) 89C51內(nèi)部結(jié)構(gòu) 89C51引腳封裝與功能表（1） Vcc(40引腳)：接+5V電源（2） Vss(20引腳):接地（3） P0口：8位雙向I/O口線，（4） P1口：8位準(zhǔn)雙向I/O口線，（5） P2口：8位準(zhǔn)雙向I/O口線，（6） P3口：8位準(zhǔn)雙向I/O口線，（7） XTAL1：片內(nèi)晶振電路的輸入端（8） XTAL2：片內(nèi)晶振電路的輸出端（9） RST/VPP：復(fù)位引腳，引腳上出現(xiàn)2個(gè)機(jī)器周期的高電平將使單片機(jī)復(fù)位。（10） ALE/PROG：地址所存允許信號(hào)。（11） PSEN：外部存儲(chǔ)器讀選通訊信號(hào)。（12） EA/VPP：程序存儲(chǔ)器的內(nèi)外部選通，接低電平從外部程序存儲(chǔ)器讀指令，如果接高電平則從內(nèi)部程序存儲(chǔ)器讀指令。 P0P1P2P3口內(nèi)部結(jié)構(gòu)及作為I/O端口時(shí)的使用P0口和P2的結(jié)構(gòu) P0口的結(jié)構(gòu)：(n=0~7)結(jié)構(gòu)圖，它由一個(gè)輸出鎖存器、兩個(gè)三態(tài)輸入緩沖器和輸出驅(qū)動(dòng)電路及控制電路組成。從圖中可以看出，P0口既可以作為I/O用，也可以作為地址/數(shù)據(jù)線用。P0口作為普通I/O口:①輸出時(shí),CPU發(fā)出控制電平“0”封鎖“與”門，將輸出上拉場(chǎng)效應(yīng)管T1截止，同時(shí)使多路開關(guān)MUX把鎖存器與輸出驅(qū)動(dòng)場(chǎng)效應(yīng)管T2柵極接通。故內(nèi)部總線與P0口同相。由于輸出驅(qū)動(dòng)級(jí)是漏極開路電路，若驅(qū)動(dòng)NMOS或其它拉流負(fù)載時(shí)，需要外接上拉電阻。P0的輸出級(jí)可驅(qū)動(dòng)8個(gè)LSTTL負(fù)載。②輸入時(shí)分讀引腳或讀鎖存器讀引腳：由傳送指令(MOV)實(shí)現(xiàn)；下面一個(gè)緩沖器用于讀端口引腳數(shù)據(jù)，當(dāng)執(zhí)行一條由端口輸入的指令時(shí)，讀脈沖把該三態(tài)緩沖器打開，這樣端口引腳上的數(shù)據(jù)經(jīng)過緩沖器讀入到內(nèi)部總線。讀鎖存器：有些指令如：ANL P0，A稱為“讀改寫”指令，需要讀鎖存器。上面一個(gè)緩沖器用于讀端口鎖存器數(shù)據(jù)。原因：如果此時(shí)該端口的負(fù)載恰是一個(gè)晶體管基極，且原端口輸出值為1，那么導(dǎo)通了的PN結(jié)會(huì)把端口引腳高電平拉低；若此時(shí)直接讀端口引腳信號(hào)，將會(huì)把原輸出的“1”電平誤讀為“0”電平?，F(xiàn)采用讀輸出鎖存器代替讀引腳，圖中，上面的三態(tài)緩沖器就為讀鎖存器Q端信號(hào)而設(shè)，讀輸出鎖存器可避免上述可能發(fā)生的錯(cuò)誤。**說明：（1）P0口必須接上拉電阻；（2）在讀信號(hào)之前數(shù)據(jù)之前，先要向相應(yīng)的鎖存器做寫1操作的I/O口稱為準(zhǔn)雙向口；三態(tài)輸入緩沖器的作用：（ANL P0，A）準(zhǔn)雙向口：從圖中可以看出，在讀入端口數(shù)據(jù)時(shí)，由于輸出驅(qū)動(dòng)FET并接在引腳上，如果T2導(dǎo)通，就會(huì)將輸入的高電平拉成低電平，產(chǎn)生誤讀。所以在端口進(jìn)行輸入操作前，應(yīng)先向端口鎖存器寫“1”，使T2截止，引腳處于懸浮狀態(tài)，變?yōu)楦咦杩馆斎?。這就是所謂的準(zhǔn)雙向口。P0作為地址/數(shù)據(jù)總線在系統(tǒng)擴(kuò)展時(shí)，P0端口作為地址/數(shù)據(jù)總線使用時(shí)，分為：（1）P0引腳輸出地址/數(shù)據(jù)信息：CPU發(fā)出控制電平“1”，打開“與”門，又使多路開關(guān)MUX把CPU的地址/數(shù)據(jù)總線與T2柵極反相接通，輸出地址或數(shù)據(jù)。由圖上可以看出，上下兩個(gè)FET處于反相，構(gòu)成了推拉式的輸出電路，其負(fù)載能力大大增強(qiáng)。P0作為地址/數(shù)據(jù)總線真正的雙向口（2）P0引腳輸出地址/輸入數(shù)據(jù)：輸入信號(hào)是從引腳通過輸入緩沖器進(jìn)入內(nèi)部總線。此時(shí)，CPU自動(dòng)使MUX向下，并向P0口寫“1”，“讀引腳”控制信號(hào)有效，下面的緩沖器打開，外部數(shù)據(jù)讀入內(nèi)部總線。P2的內(nèi)部結(jié)構(gòu)P2口作為普通I/O口：CPU發(fā)出控制電平“0”，使多路開關(guān)MUX倒向鎖存器輸出Q端，