【正文】 以下關(guān)于ARM處理器CPSR寄存器說法錯誤的是（ ）。A) CPSR記錄ARM的工作狀態(tài)B) CPSR決定ARM工作模式C) CPSR可設(shè)定是否允許外部中斷和快速中斷D) CPSR是ARM的控制寄存器【解析】：ARM處理器的CPSR寄存器是程序狀態(tài)寄存器，包含條件碼標(biāo)志，中斷禁止位，當(dāng)前處理器模式以及其他狀態(tài)和控制信息。故此題選擇D。關(guān)于ARM處理器的異常，以下說法錯誤的是（ ）。A) 復(fù)位異常級別最高B) FIQ是外部中斷異常C) 每個異常中斷向量占據(jù)4個字節(jié)D) 不同類型的異常中斷其中斷服務(wù)程序入口地址不同【解析】ARM有七種異常類型，復(fù)位異常、數(shù)據(jù)訪問中止異常、快速中斷請求異常（FIQ）、一般中斷請求（IRQ）、預(yù)取指令異常、軟件中斷異常、未定義異常。每個異常中斷向量占據(jù)4個字節(jié)，不同類型的異常中斷其中斷服務(wù)程序入口地址不同，其中復(fù)位異常級別最高。故此題選B。以下關(guān)于ARM處理器說法正確的是（ ）。A) 小端格式是指數(shù)據(jù)的高字節(jié)存儲在高字節(jié)地址中，低字節(jié)數(shù)據(jù)存放在低字節(jié)地址中B) ARM處理器支持8位、16位、24位和32位數(shù)據(jù)處理C) MPU為ARM處理器的存儲器管理單元D) MMU為ARM處理器的存儲器保護單元【解析】：大端模式，是指數(shù)據(jù)的高位保存在內(nèi)存的低地址中，而數(shù)據(jù)的低位保存在內(nèi)存的高地址中，小端模式，是指數(shù)據(jù)的高位保存在內(nèi)存的高地址 中，而數(shù)據(jù)的低位保存在內(nèi)存的低地址中；ARM處理器支持Thumb（16位）/ARM（32位）雙指令集 ，能很好的兼容8位/16位器件；MPU為ARM處理器的內(nèi)存保護單元，MMU是ARM處理器的內(nèi)存管理單元。綜上，此題選擇A。關(guān)于ARM處理器的命名，以下說法錯誤的是（ ）。A) ARM11之前的命名中TDMI中的T的含義是Thumb,即支持高密度16位Thumb指令集B) ARM11之后，采用ARM　Cortex來命名C) ARM CortexR為高端應(yīng)用型Cortex處理器D) ARM CortexM系列處理器內(nèi)部沒有MMU部件【解析】：此處ARM處理器命名主要是ARM內(nèi)核命名。在ARM Cortex之前，ARM內(nèi)核的命名中T表示支持高密度16位的Thumb指令集；ARM11以后則以Cortex命名，分為三個系列，A，R，M系列，分別面向高端應(yīng)用、實時控制和微控制器。其中ARM CortexM內(nèi)部沒有MMU。所以這題選擇C。某ARM指令完成的功能是如果相等，則進行帶進位的加法，該指令是（ ）。A) ADCNE R1,R2,R3B) ADDEQ R1,R2,R3C) ANDEQ R1,R2,R3D) ADCEQ R1,R2,R3【解析】：ADD和ADC分別表示加操作和帶進位加操作，而AND表示邏輯與操作，NE和EQ分別表示不想等和相等的判斷，故此題選擇D項。以下ARM指令中屬于寄存器間接尋址的指令是（ ）。A) TST R1,0xFEB) LDRB R1,[R2]C) MOV R1,R0,LSL3D) BIC R0,R0,0x0B【解析】：寄存器間接尋址就是以寄存器中的值作為操作數(shù)地址，而操作數(shù)本身存放在存儲器中。用于間接尋址的寄存器必須用[ ]括起來。因此，只有B選項正確，故選B。以下對偽指令的解釋錯誤的是（ ）。A) DCD 0x12；在內(nèi)存區(qū)域分配一個32位字的內(nèi)存空間并初始化為0x00000012B) CODE16；偽指令通知編譯器，其后的指令序列為16位的Thumb指令C) Test EQU 50； 定義一個常量Test值為50，不能定義32位常數(shù)D) IMPORT Main；　該偽指令通知編譯器當(dāng)前文件要引用標(biāo)號Main，但Main在其他源文件中定義【解析】：DCD為ARM匯編器所支持的數(shù)據(jù)定義偽指令，用于分配一片連續(xù)的字存儲單元并用指定的數(shù)據(jù)初始化，A項正確；CODE16偽指令通知編譯器，其后的指令序列為16位的Thumb指令，故B正確；EQU是等于偽指令，用于為程序中的常量、標(biāo)號等定義一個等效的字符名稱，Test EQU 50定義標(biāo)號Test的值為50，C錯誤；IMPORT偽指令用于通知編譯器要使用的標(biāo)號在其他源文件中定義，但要在當(dāng)前源文件中引用，而且無論當(dāng)前源文件是否引用該標(biāo)號，該標(biāo)號均會被加入到當(dāng)前源文件的符號表中，D項解釋正確，故此題選擇C。在ARM匯編語言程序設(shè)計中常有分支和循環(huán)程序的設(shè)計，下面指令中應(yīng)用于分支和循環(huán)的指令操作碼是（ ）。①B ②ADD ③AND ④LDR ⑤STR ⑥MOV ⑦EOR ⑧CMP ⑨BX ⑩TEQ A) ①和⑨B) ①和⑧C) ④和⑤D) ⑧和⑩【解析】：ARM匯編分支程序采用轉(zhuǎn)移指令B、子程序調(diào)用指令BL或條件轉(zhuǎn)移指令BX來實現(xiàn)；在ARM匯編中一般沒有專門的指令用來實現(xiàn)循環(huán)，一般采用比較指令CMP、ADD或SUB等能產(chǎn)生條件的指令，然后再通過帶狀態(tài)的條件轉(zhuǎn)移指令BX來實現(xiàn)。故此題選擇A。下面關(guān)于目前嵌入式最小硬件系統(tǒng)的敘述中，錯誤的是（ ）。A) 嵌入式最小硬件系統(tǒng)包括嵌入式處理器B) 嵌入式最小硬件系統(tǒng)包括時鐘電路C) 嵌入式最小系統(tǒng)包括給系統(tǒng)供電的電源電路D) 嵌入式處理器片內(nèi)一般不包括存儲器，組成最小系統(tǒng)時必須外擴存儲器【解析】：嵌入式最小硬件系統(tǒng)一般包括嵌入式處理器、時鐘電路、電源電路、復(fù)位電路、存儲器和調(diào)試測試接口。故D項不正確，選擇D。下面是關(guān)于嵌入式系統(tǒng)使用的存儲器的敘述，其中錯誤的是（ ）。A) CPU使用最頻繁的少量的程序代碼和數(shù)據(jù)存放在Cache中B) 系統(tǒng)正在運行的程序的大部分數(shù)據(jù)和代碼存放在主存儲器（內(nèi)存）中C) 嵌入式系統(tǒng)使用Cache的優(yōu)點是只需要增加少許成本，就能使整個系統(tǒng)的性能得到顯著提高D) 嵌入式處理器內(nèi)部的Cache采用DRAM【解析】：在嵌入式系統(tǒng)中，對于CPU使用最頻繁的少量的程序代碼和數(shù)據(jù)用SRAM作為高速緩沖存儲器（Cache）存放，系統(tǒng)正在運行中的程序的大部分數(shù)據(jù)和代碼存放在主存儲器（內(nèi)存）中，尚未啟動運行的其余程序或數(shù)據(jù)則存放在容量大的外部存儲器如磁盤中待命。使用Cache的優(yōu)點是只需要增加少許成本，就能使整個系統(tǒng)的性能得到顯著提高。D項敘述有誤，故此題選擇D。下面關(guān)于存儲器的敘述中，錯誤的是（ ）。A) DDR SDRAM中的DDR是指雙倍數(shù)據(jù)速率B) DDR2 SDRAM可預(yù)讀取2位數(shù)據(jù)C) 磁性隨機存取存儲器MRAM是一種非易失性存儲器，擁有SRAM的高速存取能力，以及DRAM的高集成度D) 鐵電存儲器FRAM既具有只讀存儲器非易失性的特點，又具有隨機存儲器可快速隨機讀寫的特點，而且速度快，功耗低【解析】：DDR是Dual Data Rate的縮寫，指雙倍數(shù)據(jù)速率；DDR2使原來 DDR 可預(yù)讀取2位變成可預(yù)讀取4位（或8位），把DDR的數(shù)據(jù)傳輸速率又提高了兩倍（四倍）；磁性隨機存取存儲器MRAM是一種非易失性存儲器，擁有SRAM的高速存取能力，以及DRAM的高集成度；鐵電存儲器FRAM既具有只讀存儲器非易失性的特點，又具有隨機存儲器可快速隨機讀寫的特點，而且速度快，功耗低。故B項錯誤，此題選B。通過SP