【正文】 ? 為了較好地解決存儲器容量、速度與價格之間的矛盾，在現(xiàn)代計算機系統(tǒng)中，通常都是通過輔助軟、硬件，將不同容量、不同速度、不同價格的多種類型的存儲器組織成統(tǒng)一的整體。即構成存儲器系統(tǒng)的多級層次結構。 ? 存儲器系統(tǒng)的多級層次結構通常是由三級存儲器組成，即 ? Cache —— 主存 —— 輔存 存儲器系統(tǒng)的層次結構 2022/3/13 33 存儲器層次結構 輔助軟硬件 輔助硬件 2022/3/13 34 ? 主存 —— 輔存層次 ? 主要解決容量問題 。大量的信息存放在大容量的輔助存儲器中，當需要使用這些信息時，借助輔助軟、硬件，自動地以頁或段為單位成批調入主存中。 ? Cache —— 主存層次 ? 主要解決速度問題 。通過輔助硬件，把主存和 Cache構成統(tǒng)一整體，使它具有接近 Cache的速度、主存的容量和接近于主存的平均價格。 ? 多級存儲層次 2022/3/13 35 2022/3/13 36 半導體隨機存儲器 ? 通常使用的半導體存儲器分為隨機存取存儲器（ Random Access Memory，RAM）和只讀存儲器（ ReadOnly Memory， ROM）。它們各自又有許多不同的類型。 2022/3/13 37 半導體存儲器的分類 ? 1. 隨機存取存儲器 ? 由于大多數(shù)隨機存取存儲器在斷電后會丟失其中存儲的內容，故這類隨機存取存儲器又被稱為易失性存儲器。由于隨機存取存儲器可讀可寫 ,有時它們又被稱為可讀寫存儲器。隨機存取存儲器分為三類：靜態(tài) RAM、動態(tài) RAM和非易失性RAM。 2022/3/13 38 ? 1) 靜態(tài) RAM ? 靜態(tài) RAM（ Static RAM, SRAM）中的每一個存儲單位都由一個觸發(fā)器構成，因此可以存儲一個二進制位，只要不斷電就可以保持其中存儲的二進制數(shù)據(jù)不丟失。使用觸發(fā)器作為存儲單位的問題是，每個存儲單位至少需要 6個MOS管來構造一個觸發(fā)器，以便存儲一位二進制信息，所以 SRAM存儲芯片的存儲密度較低，即每塊芯片的存儲容量不會太大。 2022/3/13 39 ? 2) 動態(tài) RAM ? 在 1970年， Intel公司推出了世界上第一塊動態(tài) RAM（ Dynamic RAM，DRAM）芯片，其容量為 1024位，它使用一個 MOS管和一個電容來存儲一位二進制信息。用電容來存儲信息減少了構成一個存儲單位所需要的晶體管的數(shù)目。但由于電容本身不可避免地會產生漏電，因此 DRAM存儲器芯片需要頻繁的刷新操作，但 DRAM的存儲密度大大提高了。 2022/3/13 40 ? 3) 非易失性 RAM ? 一般情況下，不論 DRAM還是 SRAM都是易失性的，即斷電后存儲的信息會丟失掉。而有一類 RAM是非易失性的，稱為非易失性 RAM（ NonVolatile RAM，NVRAM）。和其它 RAM一樣， NVRAM允許 CPU對其進行隨機讀寫，同時又象 ROM一樣，斷電后內容不會丟失。 2022/3/13 41 ? 為了在斷電后保存其中的內容， NVRAM芯片使用了下面的技術： ? （ 1）它使用由 CMOS構成的功耗極低的SRAM存儲單元。 ? （ 2）內部使用鋰電池作為后備電源。 ? （ 3）使用一個智能控制電路。這個電路的主要作用是一直監(jiān)控著芯片 VCC引腳，即監(jiān)視芯片外部的電能供給是否存在，若 VCC引腳提供的電能過低，使其無法正常地保持芯片中所存儲的內容，控制電路則自動切換到內部電源，啟用鋰電池對芯片供電。 2022/3/13 42 ? 2. 只讀存儲器 ? 只讀存儲器的特點是，在系統(tǒng)斷電以后，只讀存儲器中所存儲的內容不會丟失。因此只讀存儲器是非易失性存儲器。只讀存儲器的類型多種多樣，如可編程 ROM、紫外光擦除可編程 ROM、電擦除可編程 ROM、閃爍可擦除可編程 ROM和掩模 ROM。下面對它們分別作出簡要說明。 2022/3/13 43 ? 1) 可編程 ROM ? 可編程 ROM（ Programmable ROM，PROM）是一種提供給用戶，把他們要寫入的信息 “ 燒 ” 入其中的 ROM。PROM為一次可編程 ROM（ One Time Programmable ROM，OTPROM）。對 PROM寫入信息需要用一個叫 ROM編程器的特殊設備來實現(xiàn)這個過程。 2022/3/13 44 ? 2) 用紫外光實現(xiàn)擦除的 PROM ? 人們發(fā)明用紫外光實現(xiàn)擦除的PROM（ Erasable Programmable ROM， EPROM）的目的是要使已寫入 PROM中的信息能被修改。這使得 EPROM與PROM有本質的不同。 EPROM芯片可被編程、擦除幾千次。 2022/3/13 45 ? 3) 用電實現(xiàn)擦除的 PROM ? 與 EPROM比，用電實現(xiàn)擦除的 PROM（ Electrically Erasable Programmable ROM， EEPROM）有許多優(yōu)勢。其一它是用電來擦除原有信息，因此可實現(xiàn)瞬間擦除，不像 UVEPROM需要 20分鐘左右的擦除時間。此外，使用者還可以有選擇地擦除某個具體字節(jié)單元內的內容，而不像 UVEPROM那樣，擦除的是整個芯片的所有內容。 2022/3/13 46 ? 4) 閃爍可編程可擦除 ROM ? 閃爍可編程可擦除 ROM（ flash memory EPROM），簡稱閃存。從二十世紀九十年代早期開始，閃存就成為了大受歡迎的用戶可編程存儲芯片。由于閃存是用電擦除的，它又被稱為閃爍電擦除可編程 ROM。要使閃存替代硬盤，有兩個問題必須解決，其一是成本因素，即同等容量的 “ U盤 ” 價格要與同等容量的硬盤價格相差不大；其二是閃存可擦寫的次數(shù)必須象硬盤一樣在理論上是無限的。 2022/3/13 47 ? 5) 掩膜 ROM ? 掩膜 ROM中的內容是由半導體存儲芯片制造廠家，在制造該芯片時，直接寫入 ROM中的，即掩膜 ROM不是用戶可編程 ROM。 2022/3/13 48 隨機存取存儲器的結構及工作原理 ? 1. 半導體存儲器芯片的結構及實例 ? 一個存儲單元電路存儲一位二進制信息。把大量存儲單元電路按一定的形式排列起來，即構成存儲體。存儲體一般都排列成陣列形式，所以又稱作存儲陣列。把存儲體及其外圍電路 (包括地址譯碼與驅動電路、讀寫放大電路及時序控制電路等 )集成在一塊硅片上，稱為存儲器組件。 2022/3/13 49 ? 存儲器芯片 （ 存儲器組件 ） ? 把存儲體及其外圍電路（包括地址譯碼與驅動電路、讀寫放大電路及時序控制電路等 )）集成在一塊硅片上，稱為存儲器芯片。 ? 存儲器芯片一般做成雙列直插形式，有若干引腳引出地址線、數(shù)據(jù)線、控制線及電源與地線等。 ? 半導體存儲器芯片一般有兩種結構：字片式結構和位片式結構。 2022/3/13 50 存儲器芯片 … An－ 1～ 0 … Dm－ 1～ 0 R/W CS 電源 地線 2022/3/13 51 字片式結構的存儲器芯片 （ 64字 8位） 2022/3/13 52 ? 單譯碼方式 （一維譯碼）：訪存地址僅進行一個方向譯碼的方式。 ? 每個存儲單元電路接出一根字線和兩根位線。 ? 存儲陣列的每一行組成一個存儲單元，存放一個 8位的二進制字。 ? 一行中所有單元電路的字線聯(lián)在一起，接到地址譯碼器的對應輸出端。 ? 6位訪存地址經地址譯碼器譯碼選中某一輸出端有效時，與該輸出端相聯(lián)的一行中的每個單元電路同時進行讀寫操作，實現(xiàn)一個字的同時讀 /寫。 2022/3/13 53 ? 存儲體中共有 64個字，每個字為 8位，排成64 8的陣列。 ? 存儲芯片共需 6根地址線， 8根數(shù)據(jù)線，一次可讀出一個字節(jié)。 ? 存儲體中所有存儲單元的相同位組成一列，一列中所有單元電路的兩根位線分別連在一起，并使用一個讀 /寫放大電路。讀 /寫放大電路與雙向數(shù)據(jù)線相連。 2022/3/13 54 ? 讀 /寫控制線 R/W ：控制存儲芯片的讀 /寫操作。 ? 片選控制線 CS： ? CS 為低電平時，選中芯片工作； CS 為高電平時，芯片不被選中。 CSCSWR/操作 0 0 寫 0 1 讀 1 未選中 CS WR/CS2022/3/13 55 ? 字片式結構存儲器芯片，由于采用單譯碼方案，有多少個存儲字，就有多少個譯碼驅動電路，所需譯碼驅動電路多。 ? 雙譯碼方式 （ 二維譯碼）：采用行列譯碼的方式，位于選中的行和列的交叉處的存儲單元被唯一選中。 ? 采用雙譯碼方式的存儲芯片即位片式結構存儲器芯片 2022/3/13 56 位片式結構的存儲器芯片 （ 4K 1位） 2022/3/13 57 ? 4096個存儲電路，排列成 64 64的陣列。 ? 4096個單元需 12位地址。將 12位地址分為 6位行地址和 6位列地址。 ? 對于給定的訪存地址，經行、列譯碼后，選中一根行地址選擇線和列地址選擇線有效。 ? 行地址選擇線選中一行中的 64個存儲電路進行讀寫操作。 ? 列地址選擇線用于選擇 64個多路轉接開關，控制各列是否能與讀 /寫電路的接通。 ? 每個多路轉接開關由兩個 MOS管組成，控制一列中的 64個存儲電路的位線與讀 /寫電路的接通。 2022/3/13 58 ? 當選中存儲芯片工作時，首先給定訪存地址，并給出片選信號 CS 和讀寫信號 R/W 6行列地址，被選的行、列選擇線的交叉處的存儲電路被唯一地選中，讀出或寫入一位二進制信息。 ? 采用雙譯碼方案，對于 4096個字只需 128個譯碼驅動電路。而若采用單譯碼方案， 4096個字將需 4096個譯碼驅動電路。 CS WR/2022/3/13 59 2. 存儲器芯片舉例 ? 1） Intel 2114芯片 ? Intel 2114 是 1K 4位的靜態(tài) MOS存儲器芯片。采用 N— MOS工藝制作，雙列直插式封裝。共 18個引腳。 ? A9～ A0： 10根地址線，用于尋址 1024個存儲單元 ? I/O4～ I/O1： 4根雙向數(shù)據(jù)線 ? CS ：片選信號線 ? WE ：讀 /寫控制線 ? +5V： 5V電源線 ? GND：地線 CSWE2022/3/13 60 三態(tài)門 X0 X63 Y0 Y15 2022/3/13 61 ? 2114芯片由存儲體、地址緩沖器、地址譯碼器、讀 /寫控制電路及三態(tài)輸入輸出緩沖器組成。 ? 存儲體中共有 4096個六管存儲單元電路，排列成 64 64陣列。 ? 地址譯碼采用二維譯碼結構， 10位地址碼分成兩組， A8～ A3作為 6位行地址，經行地址譯碼器驅動 64根行選擇線。 A2～ A0及 A9作為 4位列地址，經列地址譯碼器驅動 16根列選擇線，每根列選擇線同時選中 64列中的 4列，控制 4個轉接電路，控制被選中的 4列存儲電路的位線與 I/O電路的接通。被選的行選擇線與列選擇線的交叉處的4個存儲電路，就是所要訪問的存儲字。 4個存儲電路對應一個字的 4位。 2022/3/13 62 2022/3/13 63 ? 在存儲體內部的陣列結構中，存儲器的讀 /寫操作由片選信號 CS 與讀 /寫控制信號 WE 控制。 ? CS 為高電平時，輸入與輸出的三態(tài)門均關閉，不能與外部的數(shù)據(jù)總線交換信息。 ? CS 為低電平時，芯片被選中工作， ? 若 WE 為低電平，則打開 4個輸入三態(tài)門，數(shù)據(jù)總線上的信息被寫入被選的存儲單元； ? 若 WE 為高電平，打開 4個輸出三態(tài)門，從被選的存儲單元中讀出信息并送到數(shù)據(jù)總線上。 CS WECSCSWEWE2022/3/13 64 2114的讀、寫周期 ? 在與 CPU連接時， CPU的控制信號與存儲器的讀、寫周期之間的配合問題是非常重要的。 ? 對于已知的 RAM存儲片，讀寫周期是已知的。 ? ⑴ 讀周期 ? 讀出時間 tA：從給出有效地址后，經過譯碼、驅動電路的延遲，到讀出選中單元的內容，再經過 I/O電路延遲后，在外部數(shù)據(jù)總線上穩(wěn)定出現(xiàn)所讀數(shù)據(jù)信息所需的時間。 ? 片選到數(shù)據(jù)輸出延遲時間 tco：從 CS 給出并有效 (低電平 )，到存儲器讀出的數(shù)據(jù)穩(wěn)定地送到外部數(shù)據(jù)總線上所需要的時間。 CS2022/3/13 65 ? 讀周期 tRC ：存儲芯片進行兩次連續(xù)讀操作時所必須間隔的時間。 tRC≥t A ? CPU訪問存儲器讀數(shù)據(jù)時，從給出地址有效起，只有經過 tA長的時間才能在數(shù)據(jù)總線上可靠的獲得數(shù)據(jù)，而連續(xù)的讀數(shù)操作必須保留間隔時間 tRC。否則存儲器無法正常工作，