[工學]05 -《軟件技術基礎》- 操作系統(tǒng)設備管理與文件管理-文庫吧
2025-01-04 10:30 本頁面
【正文】 硬驅控制卡 1F0~1FFH軟驅控制卡 3F0~23F7HPC網(wǎng)卡 360~36FHp I/O 請求與檢測如何知道 I/O操作完成？緩沖的數(shù)據(jù)如何在內(nèi)存與設備間傳送？（ 1） 查詢方式 （ polling ） 利用 I/O測試指令測試設備的忙與閑。若設備處于閑狀態(tài)，則執(zhí)行輸入輸出指令；若設備處于忙狀態(tài)，則 I/O測試指令不斷對設備進行測試，直到設備空閑為止 . 操作碼 寄存器操作數(shù) 寄存器Busy 寄存器狀態(tài)寄存器數(shù)據(jù)緩沖區(qū)設備控制器2主存CPU34 1567優(yōu)點 : 實現(xiàn)簡單缺點 : CPU的負擔過重，效率低查詢方式打印輸出典型的查詢方式匯編指令代碼（ 2） 中斷方式 (Interrupts) 控制器完成 I/O操作后 ,觸發(fā)中斷 .CPU不必不斷檢測設備工作標志位 .優(yōu)點 : CPU效率高缺點 : 技術實現(xiàn)較難CPU負責控制器緩存與主存間的數(shù)據(jù)傳輸，當數(shù)據(jù)量大時，仍要消耗大量的 CPU資源， 較多用于低速外設，如字符型設備，非塊設備中斷驅動的 I/O過程設備1內(nèi)存CPU23 4567中斷 操作碼 寄存器操作數(shù) 寄存器Busy 寄存器狀態(tài)寄存器數(shù)據(jù)緩沖區(qū)控制器中斷向量表與中斷處理程序256 個中斷4 個字節(jié)為一個中斷處理程序入口偏移地址：段地址（ 3）直接內(nèi)存訪問 Direct Memory Access (DMA)它使用一個專用 DMA控制器，使用截取總線控制權的方法，由 DMA控制器送出內(nèi)存地址，發(fā)出內(nèi)存讀、設備寫或設備讀、內(nèi)存寫的控制信號來完成內(nèi)存與設備之間的直接數(shù)據(jù)傳輸，而不用 CPU干預。當一次 DMA傳送的數(shù)據(jù)全部完成時，才產(chǎn)生中斷通知 CPU主要用于塊設備與主存之間進行批量數(shù)據(jù)傳輸設備1內(nèi)存CPU23 564中斷 操作碼 寄存器操作數(shù) 寄存器Busy 寄存器狀態(tài)寄存器數(shù)據(jù)緩沖區(qū)控制器直接內(nèi)存存?。?DMA）方式DMA數(shù)據(jù)傳輸過程優(yōu)點 : 比中斷效率高， CPU 不負責控制設備與內(nèi)存間數(shù)據(jù)傳輸 .缺點 : （ 1）竊取總線周期 若出現(xiàn) DMA和 CPU同時訪問主存 ,CPU總是將總線占有權讓給 DMA) .（2） CPU仍需處理外設相關的問題 錯誤檢測與恢復，設備特定指令轉換（ 4） 通道方式 （ I/O channel ）專用 I/O控制微處理器。具有指令編程能力，可以與 CPU并行工作，從而替代 CPU對 I/O操作控制。n 通道控制結構通道控制結構通道工作原理通道控制設備的工作過程是由通道程序來實現(xiàn)的。通道程序由通道指令組成， 一般包括操作碼、交換信息數(shù)及信息在內(nèi)存的首地址。通道程序的執(zhí)行步驟 如下 ：（ 1） 當進程要求設備輸入時， CPU發(fā)指令指明 I/O操作、設備號和對應通道。（ 2）對應通道收到 CPU發(fā)來的啟動指令后，讀出內(nèi)存中的通道指令程序、設置對應設備的控制狀態(tài)寄存器的初值。（ 3）設備按通道指令的要求，把數(shù)據(jù)送往內(nèi)存指定區(qū)域。（ 4）若傳送結束， I/O控制器通過中斷請求線發(fā)中斷信號，請求 CPU做中斷處理。（ 5）中斷處理結束后， CPU返回到被中斷進程處繼續(xù)執(zhí)行。（ 6）當進程調度程序選中這個已得到數(shù)據(jù)的進程后，才能進行加工處理。當通道或外設發(fā)生需要向 CPU報告的事件時，產(chǎn)生外部設備中斷事件。 操作 正常結束、操作中發(fā)生故障或錯誤以及人工輸入控制命令等 。p 緩存技術（ Buffering）在內(nèi)村中劃出一個由 n個單元組成的區(qū)域（緩沖區(qū)），作為外部設備傳輸數(shù)據(jù)的臨時存儲區(qū)。n 單緩沖 僅設置一個緩沖區(qū)
教學課件相關推薦
鄂ICP備17016276號-1