【正文】 load和store指令 。 增加了 T變種 ， 處理器可以工作于 Thumb狀態(tài) ， 在該狀態(tài)下的指令集是 16位的 Thumb指令集 。 增加了處理器的特權(quán)模式。在該模式下，使用的是用戶模式下的寄存器。 35 TM 35 ? 版本 5主要由兩個(gè)變型版本 5T、 5TE組成 ? 相比與版本 4， 版本 5的指令集有了如下的變化： 提高了 T變種中 ARM/Thumb混合使用的效率 。 增加 前導(dǎo)零記數(shù) （ CLZ） 指令 ， 該指令可使整數(shù)除法和中斷優(yōu)先級排隊(duì)操作更為有效； 增加了 BKPT（ 軟件斷點(diǎn) ） 指令； 為協(xié)處理器設(shè)計(jì)提供了更多的可供選擇的指令； 更加嚴(yán)格地定義了乘法指令對條件碼標(biāo)志位的影響 。 36 TM 36 ? ARM體系 版本 6是 2022年發(fā)布的 。 新架構(gòu) v6在降低耗電量的同時(shí)還強(qiáng)化了圖形處理性能 。通過追加有效進(jìn)行多媒體處理的 SIMD功能 ，將語音及圖像的處理功能提高到了原機(jī)型的 4倍 。 ARM體系版本 6首先在 2022年春季發(fā)布的ARM11處理器中使用 。 37 TM 37 ? ARM體系 版本 7包括三個(gè)系列： ? A系列 （ ARMv7－ A） Cortex－ A8（ 應(yīng)用處理器 ） ? R系列 （ ARMv7－ R） Cortex－ R4（ 實(shí)時(shí)處理器 ） ? M系列 （ ARMv7－ M） Cortex－ M M0（ 微處理器 ） 38 TM 38 ARM體系結(jié)構(gòu)的基本版本命名規(guī)則 ARM{x}{y}{z}{T}{D}{M}{I}{E}{J}{F}{S} ? 大括號內(nèi)的字母是可選的，各個(gè)字母的含義如下： ? x ——系列號，例如 ARM7中的“ 7”、 ARM9中的“ 9”； ? y ——內(nèi)部存儲管理 /保護(hù)單元，例如 ARM72中的“ 2”、 ARM94中的“ 4”； ? z ——內(nèi)含有高速緩存 Cache； ? T ——技持 16位的 Thumb指令集； ? D ——支持 JTAG片上調(diào)試； ? M ——支持用于長乘法操作（ 64位結(jié)果）的 ARM指令，包含快速乘法器； ? I ——帶有嵌入式追蹤宏單元 ETM（ Embedded Trace Macro），用來設(shè)置斷點(diǎn)和觀察點(diǎn)的調(diào)試硬件； 39 TM 39 續(xù) ? E ——增強(qiáng)型 DSP指令（基于 TDMI）； ? J ——含有 Java加速器 Jazelle，與 Java虛擬機(jī)相比，Java加速器 Jazelle使 Java代碼運(yùn)行速度提高了 8倍，功耗降低到原來的 80%； ? F ——向量浮點(diǎn)單元； ? S——可綜合版本，意味著處理器內(nèi)核是以源代碼形式提供的。這種源代碼形式又可以被編譯成一種易于 EDA工具使用的形式。 40 TM 40 ARM體系結(jié)構(gòu)的基本版本 版本 版本變種 系列號 處理器核 V1 V1 ARM1 ARM1 V2 V2 ARM2 ARM2 V2a ARM2aS ARM3 ARM3 V3 V3 ARM6 ARM ARM600、 ARM610 ARM7 ARM ARM700、 ARM710 V4 V4T ARM7TDMI、 ARM710T、 ARM720T、 ARM740T V4 ARM8 StrongARM、 ARM ARM810 V4T ARM9 ARM9TDMI、 ARM920T、 ARM940T V5 V5TE ARM9ES ARM10 ARM10TDMI、 ARM1020E V6 V6 ARM11 ARM1 ARM11562S、 ARM1156T2FS、ARM11JZFS V7 V7 ARM Cotex ARM CotexA ARM CotexR ARM CotexM3 41 TM 41 ? ARM處理器一般都帶有嵌入式追蹤宏單元ETM（ Embedded Trace Macro），它是ARM公司自己推出的調(diào)試工具 42 TM 42 ARM調(diào)試結(jié)構(gòu) 43 TM 43 2． 2． 1 ARM7TDMIS內(nèi)核結(jié)構(gòu) ? ARM7TDMIS是一款 32位嵌入式 RISC處理器。它作為優(yōu)化的硬核是性能、功耗和面積特性的最佳組合。使用 ARM7TDMI核使得系統(tǒng)設(shè)計(jì)師能夠設(shè)計(jì)出小尺寸、低功耗以及高性能的嵌入式設(shè)備。 44 TM 44 ARM7TDMI ? ARM7TDMI 是基于 ARM7 內(nèi)核 ? 3 級流水線 ? 馮 .諾依曼架構(gòu) ? CPI(Cycle Per Instruction) 約為 ? T Thumb 架構(gòu)擴(kuò)展 , 提供兩個(gè)獨(dú)立的指令集： ? ARM 指令，均為 32位 ? Thumb指令，均為 16位 ? 兩種運(yùn)行狀態(tài)，用來選擇哪個(gè)指令集被執(zhí)行 ? D 內(nèi)核具有 Debug擴(kuò)展結(jié)構(gòu) ? M 增強(qiáng)乘法器 支持 64位結(jié)果 . ? I EmbeddedICERT邏輯 提供片上斷點(diǎn)和調(diào)試點(diǎn)支持 45 TM 45 ARM7TDMI 內(nèi)核信號 ARM7TDMI 內(nèi)核 MCLK nIRQ nFIQ nRESET BUSEN BIGEND ISYNC nWAIT VDD VSS APE DBE 協(xié)處理器接口 存儲器管理 存儲器接口 ABORT nOPC CPB CPA nCPI nTRANS nM[4:0] MAS[1:0] nRW nMREQ LOCK SEQ nENOUT A[31:0] DOUT[31:0] DIN[31:0] D[31:0] 電源 總線控制 時(shí)鐘 配置 中斷 46 TM 46 ARM7TDMI 方框圖 ARM7TDMI 內(nèi)核 TAP 控制器 JTAG 接口 數(shù)據(jù)總線 控制信號 D[31:0] 地址總線 A[31:0] DIN[31:0] DOUT[31:0] BUS Splitter Embedded ICE 邏輯 47 TM 47 乘法器 ARM7TDMI 內(nèi)核 指令 解碼 地址 自增器 nRESET nMREQ SEQ ABORT nIRQ nFIQ nRW MAS[1:0] LOCK nCPI CPA CPB nWAIT MCLK nOPC BIGEND ISYNC nTRANS nM[4:0] D[31:0] 桶形 移位器 32 位 ALU DBE 寫數(shù)據(jù) 寄存器 讀數(shù)據(jù) 寄存器 地址寄存器 寄存器 A[31:0] ABE 及 控制 邏輯 PC Update 解碼站 指令 解碼 Incrementer P C A B u s B B u s A L U B u s 48 TM 48 外部地址產(chǎn)生 PC[31:2] ARM State PC[31:1] Thumb State ALU[31:0] INC 自增器 A[31:0] 向量 0x1C 0x00 地址 寄存器 49 TM 49 ? 特 點(diǎn)： ? 32/16 位 RISC架構(gòu)（ ARM v4T）。 ? 具有最高性能和靈活性的 32位 ARM指令集。 ? 代碼緊湊的 16位 Thumb指令集。 ? 統(tǒng)一的總線接口，指令與數(shù)據(jù)都在 32位總線上傳輸。 ? 3級流水線。 ? 32位算術(shù)邏輯單元（ ALU）。 ? 極小的核心尺寸以及低功耗。 ? 完全的靜態(tài)操作。 ? 協(xié)處理器接口。 ? 擴(kuò)展的調(diào)試設(shè)備： 50 TM 50 T標(biāo)志位的作用 16 16 32bit data 16 A[1] Mux Thumb 指令 解碼 Mux Mux T標(biāo)志 ARM 指令 解碼 階段 1 階段 2 D[31:0] 0 1 1 0 Fetch Decode Execute 51 TM 51 ? 參考教材 ? T－指令執(zhí)行的狀態(tài)控制位，用來說明本指令是 ARM指令還是 Thumb指令。 52 TM 52 帶 Cache的 ARM7TDMI ? ARM710T ? 8K 統(tǒng)一的 cache ? 完整的內(nèi)存管理單元（ mmu）， 支持虛擬地址和存儲器保護(hù) ? 寫緩沖 ARM720T 同 ARM710T， 但支持 WinCE ARM740T 8K 統(tǒng)一的 cache 內(nèi)存管理單元 寫緩沖 ARM7TDMI 內(nèi)核 地址 地址 數(shù)據(jù)讀 AMBA 接口 寫 緩沖 MMU 數(shù)據(jù)寫 數(shù)據(jù) ARM7xxT 控制 邏輯 Cache AMBA 總線 接口 JTAG 和非 AMBA 信號 CP15 53 TM 53 ? ARM7系列內(nèi)核采用了三條流水線的內(nèi)核結(jié)構(gòu)，三級流水線分別為 取指（ Fetch） 、 譯碼 (Decode)、 執(zhí)行 (Execute) 54 TM 54 ? 取指： 將指令從存儲器中取出，放入指令Cache中。 ? 譯碼 ：由譯碼邏輯單元完成，是將在上一步指令 Cache中的指令進(jìn)行解釋，告訴 CPU將如何操作。 ? 執(zhí)行： 這階段包括移位操作、讀通用寄存器內(nèi)容、輸出結(jié)果、寫通用寄存器等。 55 TM 55 ? 需要注意的是， PC指向正被取指的指令而不是正在執(zhí)行的指令 : 56 TM 56 ? 詳細(xì)信息見教材 《 ARM嵌入式系統(tǒng)結(jié)構(gòu)與編程 》 第 16頁 57 TM 57 2． 2． 2 ARM9內(nèi)核結(jié)構(gòu) ? ARM920是一款 32位嵌入式 RISC處理器內(nèi)核。在指令操作上采用 5級流水線 . ? 取指 ：從指令 Cache中讀取指令。 ? 譯碼 ：對指令進(jìn)行譯碼，識別出是對哪個(gè)寄存器進(jìn)行操作并從通用寄存器中讀取操作數(shù)。 ? 執(zhí)行 ：進(jìn)行 ALU運(yùn)算和移位操作，如果是對存儲器操作的指令，則在ALU中計(jì)算出要訪問的存儲器地址。 ? 存儲器訪問 ：如果是對存儲器訪問的指令，用來實(shí)現(xiàn)數(shù)據(jù)緩沖功能（通過數(shù)據(jù) Cache）。 ? 寄存器回寫 ：將指令運(yùn)算或操作結(jié)果寫回到目標(biāo)寄存器中。 58 TM 58 ARM920 的 5級流水線操作 59 TM 59 ? ARM技術(shù)的設(shè)計(jì)者將 ARM處理器在應(yīng)用中可能產(chǎn)生的狀態(tài)進(jìn)行了分類，并針對同一類型的異常狀態(tài)設(shè)定了一個(gè) 固定的入口點(diǎn) ，當(dāng)異常產(chǎn)生時(shí)，程序會 自動跳轉(zhuǎn) 到對應(yīng)異常入口處進(jìn)行異常服務(wù)。 60 TM 60 ARM處理器共有 7種工作模式 ? 1． 用戶模式： 非特權(quán)模式，也就是正常程序執(zhí)行的模式， 大部分任務(wù)在這種模式下執(zhí)行 。在用戶模式下，如果沒異常發(fā)生，不允許應(yīng)用程序自行改變處理器的工作模式，如果有異常發(fā)生， 處理器會自動切換 工作模式 ? 2． FIQ模式： 也稱為快速中斷模式，支持高速數(shù)據(jù)傳輸和通道處理，當(dāng)一個(gè)高優(yōu)先級(fast)中斷產(chǎn)生時(shí)將會進(jìn)入這種模式。 61 TM 61 ? 3． IRQ模式： 也稱為普通中斷模式， :當(dāng)一個(gè)低優(yōu)先級 (normal)中斷產(chǎn)生時(shí)將會進(jìn)入這種模式。在這模式下按中斷的處理器方式又分為 向量中斷和非向量中斷 兩種。通常的中斷處理都在 IRQ模式下進(jìn)行。 ? 4． SVC模式： 稱之為管理模式，它是一種操作系統(tǒng)保護(hù)模式。 當(dāng)復(fù)位或軟中斷指令執(zhí)行時(shí)處理器將進(jìn)入這種模式。 62 TM 62 ? 5． 中止模式 ：當(dāng)存取異常時(shí)將會進(jìn)入這種模式，用來處理存儲器故障、實(shí)現(xiàn)虛擬存儲或存儲保護(hù)。 ? 6． 未定義指令異常模式： 當(dāng)執(zhí)行未定義指令時(shí)會進(jìn)入這種模式，主要是用來處理未定義的指令陷阱，支持硬件協(xié)處理器的軟件仿真，因?yàn)槲炊x指令多發(fā)生在對協(xié)處理器的操作上。 ? 7． 系統(tǒng)模式： 使用和 User模式相同寄存器組的特權(quán)模式，用來運(yùn)行特權(quán)級的操作系統(tǒng)任務(wù)。 63 TM 63 ? 在這 7種工作模式中， 除了用戶模式以外，其他 6種處理器模式可以稱為特權(quán)模式， 在這些模式下，程序可以訪問所有的系統(tǒng)資源，也可以任意地進(jìn)行處理器模式的切換。 ? 在這 6種特權(quán)模式中，除了系統(tǒng)模式外的其他5種特權(quán)模式又稱為異常模式，每種異常都對應(yīng)有自己的異常處理入口點(diǎn)。 64 TM 64 ? ARM處理器共有 37個(gè)寄存器，這些寄存器包括以下兩類寄存器。 ? （ 1） 31個(gè)通用寄存器 ： 包括程序計(jì)數(shù)器 PC等，這些