【正文】 場(chǎng)合，選用它作為核心控制芯片，可使電路極大的簡(jiǎn)化，而且程序的編寫及固化也相當(dāng)方便、靈活。具有四種工作模式的全雙工串行口片內(nèi)帶一個(gè) 4KB 的 Flash 的程序存儲(chǔ)器全靜態(tài)工作：0Hz ～24Hz，33Hz1288 的內(nèi)部數(shù)據(jù)存儲(chǔ)器32 條可編程 I/O 線兩個(gè) 16 位定時(shí)器/計(jì)數(shù)器5 個(gè)中斷源/2 個(gè)中斷優(yōu)先級(jí)可編程 I/O 串行通道（32 條）片內(nèi)時(shí)鐘振蕩器3 個(gè)程序保密位供電電壓（～ V）封裝形式:P40(40 腳 PDIP 封裝)； J44(44 腳 PLCC 封裝)； A44(44 腳 TQFP 封裝)西 安 工 業(yè) 學(xué) 院 畢 業(yè) 論 文 8輸入/輸出引腳：1. P0（P00～P07）：是一個(gè) 8 位漏極開路型雙向 I/O 端口。作為輸出口用時(shí)，每位驅(qū)動(dòng)八個(gè) TTL 輸入（吸收電流方式） 。對(duì)端口寫 1 時(shí)，又可作高阻抗輸入端用。在訪問外部RAM 和 ROM 時(shí)，是分時(shí)多路轉(zhuǎn)換的地址（低 8 位）/數(shù)據(jù)總線。在訪問期間激活了內(nèi)部上拉電阻 R。在 Flash 編程時(shí)，P0 口接受指令字節(jié)；在校驗(yàn)程序時(shí)，輸出指令字節(jié)。驗(yàn)證時(shí)要加上拉電阻。2. P1（P10～P17）：是一個(gè)帶內(nèi)部上拉電阻的 8 位雙向 I/O 口。P1 的輸出緩沖器可驅(qū)動(dòng)四個(gè) TTL 的輸入（吸收/輸出電流方式） 。對(duì)端口寫 1 時(shí)，通過內(nèi)部上拉電阻把其拉到高電位，可作輸入口。在 Flash 編程時(shí)，P1 接受低 8 位地址。3. P2（P10～P27）：是一個(gè)帶內(nèi)部上拉電阻的 8 位雙向 I/O 口。P1 的輸出緩沖器可驅(qū)動(dòng)四個(gè) TTL 的輸入（吸收/輸出電流方式） 。對(duì)端口寫 1 時(shí)，通過內(nèi)部上拉電阻把其拉到高電位，可作輸入口。在訪問外部程序存儲(chǔ)器和 16 位地址的外部數(shù)據(jù)存儲(chǔ)器時(shí)，P2 送出高 8 位地址。在訪問 8 為地址的外部數(shù)據(jù)存儲(chǔ)器時(shí)，P2 口引腳上的內(nèi)容（即 SFR 區(qū)中 的內(nèi)容）在整個(gè)訪問期間不變。在對(duì) Flash 編程和程序校驗(yàn)期間，P2 也接收高位地址和一些控制信號(hào)。4. P3（P30～P37）：是一個(gè)帶內(nèi)部上拉電阻的 8 位雙向 I/O 口。P1 的輸出緩沖器可驅(qū)動(dòng)四個(gè) TTL 的輸入（吸收/輸出電流方式） 。對(duì)端口寫 1 時(shí)，通過內(nèi)部上拉電阻把其拉到西 安 工 業(yè) 學(xué) 院 畢 業(yè) 論 文 9高電位，可作輸入口。P3 口還用于一些復(fù)用功能。在對(duì) Flash 編程和程序校驗(yàn)時(shí)，還接收一些控制信號(hào)。 P30 RXD （串行輸入端口）P31 TXD （串行輸出端口）P32P33P34 T0 （定時(shí)器 0 外部輸入）P35 T1 （定時(shí)器 1 外部輸入）P36P37：當(dāng)訪問外部存儲(chǔ)器時(shí)，ALE（地址存儲(chǔ)允許）的輸出用于鎖存地址的低位字節(jié)。即使不訪問外部存儲(chǔ)器，ALE 端仍以不變的頻率（振蕩器頻率的 1/6）周期性出現(xiàn)正脈沖信號(hào)。因此，它可作為對(duì)外輸出的時(shí)鐘，用于定時(shí)目的。注意：每訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過一個(gè) ALE 脈沖。 對(duì) Flash 存儲(chǔ)器編程時(shí)，該引腳還用于輸入編程脈沖（ ） 。：程序存儲(chǔ)允許（ ）輸出是外部程序存儲(chǔ)器的讀選通信號(hào)。當(dāng)此芯片由外部程序存儲(chǔ)器取指令（常數(shù)）時(shí)，每個(gè)機(jī)器周期兩次 有效（即輸出兩個(gè)脈沖） 。但在此期間內(nèi)，每訪問外部程序存儲(chǔ)器時(shí)，這兩次有效的 信號(hào)將不出現(xiàn)。：外部訪問允許端。要使 CPU 只訪問外部程序存儲(chǔ)器（0000H～FFFFH） ，則端必須保持低電平（接 GND） 。當(dāng) 接 Vcc 時(shí)， CPU 則執(zhí)行內(nèi)部程序存儲(chǔ)器的程序。 本模擬負(fù)載對(duì)單片機(jī)型號(hào)的選取本系統(tǒng)要實(shí)現(xiàn)以下功能：*本系統(tǒng)在工作、參數(shù)設(shè)定的兩種模式下實(shí)現(xiàn)三鍵輸入（復(fù)用） 。利用軟件編程實(shí)現(xiàn)此功能。在這里，需從單片機(jī)引出三個(gè) I/O 口。西 安 工 業(yè) 學(xué) 院 畢 業(yè) 論 文 10*RS485 標(biāo)準(zhǔn)通訊口。RS485 接口在不同的使用場(chǎng)合，對(duì)芯片的要求也不同。在這里，我將采用型號(hào)為 SN75LBC176，它的標(biāo)準(zhǔn)驅(qū)動(dòng)節(jié)點(diǎn)數(shù)為 32，采用半雙工通訊。這一部分，將使用單片機(jī)的 TXD、RXD 和一個(gè) I/O 口。*采用無極性輸入，它允許將回路中發(fā)電機(jī)電樞的 2 根直流輸出線在傳輸途中任意極性連接，容忍了電路接線的反接差錯(cuò)，使電路使用使用起來更為方便且具有安全保證。這部分占用一個(gè) I/O 口。*本設(shè)計(jì)使用到芯片 X5045，它是帶有硬件寫保護(hù)功能的串行 E2PROM，其接口兼容SPI 總線規(guī)范，通過一對(duì)串行時(shí)鐘、數(shù)據(jù)線對(duì)片內(nèi)存儲(chǔ)單元進(jìn)行讀寫。由于采用的是SPI 總線類型，故至少有 SI、SCK、SO 三根線與單片機(jī)的 I/O 口相連，還有寫保護(hù)和位選端的連接。*此外，與三鍵式鍵盤（復(fù)用）相配合的顯示電路部分，并行驅(qū)動(dòng)的結(jié)構(gòu)較為簡(jiǎn)單，我將采用四位數(shù)碼管共陰極的并行輸出接法。這種方案將用到單片機(jī)的 12 位 I/O 口（8個(gè)段選、4 個(gè)位選） 。 西 安 工 業(yè) 學(xué) 院 畢 業(yè) 論 文 113 單片機(jī)系統(tǒng)的硬件設(shè)計(jì) 系統(tǒng)在兩種模式下的三鍵輸入（復(fù)用） 此系統(tǒng)利用三鍵式輸入，即在工作模式、參數(shù)設(shè)定兩種狀態(tài)下有不同的作用。 在工作模式下，三個(gè)鍵起開關(guān)、顯示轉(zhuǎn)換、照明等功用；在參數(shù)設(shè)定模式下，利用按鍵設(shè)定電流值的大小，調(diào)節(jié)轉(zhuǎn)速?？擅枋龀鰪目蛰d到滿載的變化周期的負(fù)載曲線。 具體實(shí)現(xiàn)要靠軟件編程。 X5045 在系統(tǒng)中的應(yīng)用 X5045 的引腳及特點(diǎn) 芯片選擇輸入，看門狗復(fù)位輸入；SI 串行輸入；SO 串行輸出；SCK 串行時(shí)鐘輸入； 寫保護(hù)輸入；Vss 地；Vcc 電源電壓；RESET 復(fù)位輸出。512 字節(jié)串行 E2PROM；可編程看門狗定時(shí)器（可設(shè)定看門狗定時(shí)器，典型時(shí)間為 200ms、600ms、 或禁止） ；西 安 工 業(yè) 學(xué) 院 畢 業(yè) 論 文 12上電復(fù)位及低電壓檢測(cè)，即在上電和 Vcc 低于檢測(cè)門限時(shí)，RESET 輸出高電平；如允許看門狗定時(shí)器工作且 保持高電平時(shí)間長(zhǎng)于看門狗超時(shí)周期，RESET 輸出高電平復(fù)位信號(hào)；SPI 接口方式，最高可達(dá) 1MHz 串行時(shí)鐘頻率；E2PROM 存儲(chǔ)器可分塊或全部鎖定保護(hù)；防止偶然性寫保護(hù)（包括上電掉電保護(hù)電路、寫使能鎖存器、寫保護(hù)引腳） ；每字節(jié)擦寫次數(shù)可達(dá) 10 萬次、數(shù)據(jù)可保存 100 年；所有引腳 ESD 防靜電保護(hù)可達(dá) 200V；低功耗 CMOS 電路（備用電流 10uA、工作電流 3mA） 。 X5045 在系統(tǒng)控制中與單片機(jī)的接口 系統(tǒng)控制器中 X5045 與單片機(jī) AT89C51 硬件接口如圖所示：X5045 與 AT89C51 硬件接口 X5045 有 5128 串行 E2PROM，通過 X5045 的 、SCK、SI、SO 等引腳控制對(duì)X5045 的讀寫。進(jìn)入設(shè)置參數(shù)首先顯示第一項(xiàng)原設(shè)置參數(shù)（如量程下限） ，同時(shí)顯示一西 安 工 業(yè) 學(xué) 院 畢 業(yè) 論 文 13位標(biāo)記位（標(biāo)記參數(shù)性質(zhì)既現(xiàn)場(chǎng)設(shè)置修改狀態(tài)） 。設(shè)置修改確認(rèn)的參數(shù)，先放在AT89C51 的 RAM 中，一項(xiàng)一項(xiàng)設(shè)置后，單片機(jī)將引腳 （X5045 的 ）置低、( )電平置高并向 X5045 發(fā)出 WERN 指令,置位寫使能鎖存器 ,然后將存放在AT89C51 的 RAM 中設(shè)置修改確認(rèn)的幾項(xiàng)參數(shù)寫入 X5045 的 3 個(gè)區(qū)域。數(shù)據(jù)寫至E2PROM 時(shí)，先發(fā)出 WRITE 命令，然后寫地址和寫入鎖所需的數(shù)據(jù)。之后單片機(jī)向X5045 發(fā)出 WRDI 指令以禁止寫操作，并使 為低(從硬件上禁止寫操作)。工作狀態(tài)期間,在單片機(jī)的 RAM 區(qū)內(nèi)放置從 X5045 的 3 個(gè)區(qū)域取出的、經(jīng)表決處理的用戶設(shè)置參數(shù)數(shù)據(jù)，供計(jì)算使用，并不斷刷新（在主程序的每個(gè)循環(huán)中讀取一次 E2PROM）以保證其正確性。在 8 位數(shù)據(jù)被發(fā)送之后， 必須為高電平。由于電網(wǎng)干擾嚴(yán)重，故采取措施防止數(shù)據(jù)丟失是十分重要和必要的。X5045 提供了多種數(shù)據(jù)保護(hù)功能，初在軟件中設(shè)置寫保護(hù)外（單片機(jī)向 X5045 發(fā)出 WRDI 指令） ，接口電路中還將 下拉（置低） ，僅在寫操作前將 引腳電平置高。正常工作狀態(tài)時(shí) 為低電平，X5045 的寫操作被禁止，以防止干擾信號(hào)發(fā)生作用。X5045 集 E2PROM、可編程看門狗定時(shí)器、低 Vcc 復(fù)位加上電復(fù)位 3 項(xiàng)功能為一體。采用該器件簡(jiǎn)化了電路設(shè)計(jì)。 RS—485 標(biāo)準(zhǔn)通訊口 串行通信接口標(biāo)準(zhǔn)串行通信接口是指設(shè)備之間的接口。我們最熟悉的關(guān)于串行通信接口的名詞可能就是 COM 與 USB 了，因?yàn)樗鼈兌际钱?dāng)代 PC 機(jī)必備的串行通信接口。串行擴(kuò)展接口是設(shè)備內(nèi)部器件之間的互接接口。常用的串行擴(kuò)展接口規(guī)范有SPI（Serial Peripheral Interface，串行外圍接口，美國(guó) Motorola 公司的注冊(cè)商標(biāo)） ，I2C（Inter IC，集成內(nèi)部電路，荷蘭 Philip 公司的注冊(cè)商標(biāo)）等。RS—485 標(biāo)準(zhǔn)RS—232 是異步串行通信中應(yīng)用最早，也是目前應(yīng)用最為廣泛的標(biāo)準(zhǔn)串行總線接口技術(shù)之一。但是 RS—232 的關(guān)鍵之處是一種基于單端非對(duì)稱電路的接口，即一根信號(hào)線與一根地線，這種結(jié)構(gòu)對(duì)共模信號(hào)沒有抑制能力，它與差模信號(hào)疊加在一起，在傳輸電西 安 工 業(yè) 學(xué) 院 畢 業(yè) 論 文 14纜上產(chǎn)生較大的壓降損耗，壓縮了有用信號(hào)的動(dòng)態(tài)范圍。因而，不可能實(shí)現(xiàn)遠(yuǎn)距離與高速傳輸。為了避免這些缺陷，有推出了技術(shù)性能更加先進(jìn)的 RS—485 標(biāo)準(zhǔn)。RS—485 不僅傳輸距離遠(yuǎn)，通信可靠，而且使用單一+5V 或+3V 電源，邏輯電平與傳輸數(shù)字電平邏輯 TTL 兼容，此外對(duì)傳輸介質(zhì)物理層沒有任何嚴(yán)格要求，只需普通雙絞線即可簡(jiǎn)便地組成網(wǎng)絡(luò)。RS—485 標(biāo)準(zhǔn)器件的數(shù)據(jù)傳輸速率目前有 32Mb/s，20Mb/s，12 Mb/s，10 Mb/s， Mb/s 和數(shù)百 Kb/s 等規(guī)格。隔離問題：由于光電耦合器件是高阻抗輸出，因此應(yīng)盡量靠近接口芯片，即盡量縮短光電耦合器輸出腳與接口芯片之間的連線，使得分布電容盡量減小，而有利于提高傳輸速率。光電耦合器是限制接口通信速率的主要因素。 為發(fā)光二極管與光電晶體管(附基極端子)封裝的光電耦合器,結(jié)構(gòu)為雙列直插 6 引腳塑封,內(nèi)部電路見上。 SN75LBC176 芯片的隔離1 問題的提出在使用 RS—485 總線時(shí)，如果簡(jiǎn)單地按常規(guī)方式設(shè)計(jì)電路，在實(shí)際工程中可能有通信數(shù)據(jù)收發(fā)的可靠性問題。如果設(shè)備之間距離較遠(yuǎn)，現(xiàn)場(chǎng)的干擾也較大，所以往往通信的可靠性質(zhì)量不高。針對(duì)此種問題，我對(duì) 485 總線的硬件采取了具體的改進(jìn)措施。2 硬件電路的設(shè)計(jì)本方案以 AT89C51 單片機(jī)自帶異步通信口，外接 SN75LBC176 芯片轉(zhuǎn)換成 485 總線為例。其中為了實(shí)現(xiàn)與單片機(jī)系統(tǒng)的隔離，在 AT89C51 的異步通信口與 SN75LBC176 之間采用光電耦合器隔離。電路原理如圖所示：西 安 工 業(yè) 學(xué) 院 畢 業(yè) 論 文 15由于要對(duì)系統(tǒng)進(jìn)行及時(shí)監(jiān)控和響應(yīng)，通信數(shù)據(jù)的波特率應(yīng)做的較高。限制通信波特率提高的“瓶頸” ，并不是現(xiàn)場(chǎng)的導(dǎo)線，而是在與單片機(jī)系統(tǒng)進(jìn)行信號(hào)隔離的光電耦合電路上。此處采用 TIL117。可以優(yōu)化普通光電耦合電路參數(shù)的設(shè)計(jì)，使之能工作在最佳狀態(tài)。例如：電阻 RR3 如果選取的較大，將會(huì)將會(huì)使光電耦合的發(fā)光二極管由截止進(jìn)入飽和變得較慢；如果選取的過小，退出飽和也會(huì)很慢，所以，這兩只電阻的數(shù)值要精心選取不同型號(hào)的光耦和驅(qū)動(dòng)電路使得這兩個(gè)電路的數(shù)值略有差異，可以由實(shí)驗(yàn)來定。