【正文】 M 數(shù)據(jù)存儲器。 （ 2） 2 個 16 位定時 /計數(shù)器（定時器溢出時， P89LPC901 的定時器 0 可配置為觸發(fā)一個端口輸出或 /可作 為 PWM 輸出）。 （ 3） 23 位的系統(tǒng)定時器，可用作實時時鐘。 （ 4） P89LPC901 有一個模擬比較器。 （ 5）增強型 UART。具有波特率發(fā)生器、間隔檢測、幀錯誤檢測、自動地址識別和通用的中斷功能。 （ 6） 高精度的內(nèi)部 RC 振蕩器時不需要外接振蕩器件。可選擇 RC 振蕩器（出廠校準為177。 1﹪）選項并且其頻率可進行很好的調(diào)節(jié)。 （ 7） 操作電壓 VDD 范圍為 ～ 。 I/O 口可承受 5V（可上拉或驅(qū)動到 ） 。工業(yè)級應(yīng)用中，它們的引出管腳為 8 和 4 腳對應(yīng)的 VDD、 VSS 和復位腳。 （ 8） 選 擇片內(nèi)振蕩和片內(nèi)復位時可多達 6 個 I/O 口。 （ 9） 8 腳 SO8 封裝。 3. 附加特性 （ 1）當操作頻率為 18MHz 時，除乘法和除法指令外，高速 80C51 CPU 的指令執(zhí)行時間為 111~222ns（操作頻率在 12MHz 時為 167ns~333ns）。同一時鐘頻率下，其速度為標準 80C51 器件的 6 倍。只需要較低的時鐘頻率即可達到同樣的性能，這樣無疑降低了功耗和 EMI。 （ 2）在應(yīng)用中編程（ IAPLite）和字節(jié)擦寫功能使得程序存儲器可用于非易失性 專科生畢業(yè)設(shè)計（論文） 4 數(shù)據(jù)的存儲。 （ 3）串行 Flash 在電路編程（ ICP） 允許利用商用 EPROM 編程器實現(xiàn)簡單代碼的編程。 Flash 保密位可防止程序被讀出。 （ 4）看門狗定時器具有片內(nèi)獨立振蕩器，無需外接元件?？撮T狗定時器預(yù)分頻器有 8 種選擇。 （ 5）低電壓復位（掉電檢測）可在電源故障時使系統(tǒng)安全關(guān)閉。該功能也可配置為一個中斷。 （ 6）空閑和兩種不同的掉電節(jié)電模式。提供從掉電模式中喚醒功能（低電平鍵盤中斷輸入喚醒） 。典型的掉電電流為 1181。A（比較器關(guān)閉時的完全掉電狀態(tài)） 。 （ 7）低電平復位。使用片內(nèi)上電復位時不需要外接元件。復位計數(shù)器和復位干擾抑制電路可防止虛假和不完全的 復位。另外還提供軟件復位功能。 （ 8）通過用戶可編程 Flash 配置位來選擇片內(nèi)振蕩器的頻率范圍。振蕩器選項支持的頻率范圍為 20KHz~18MHz。 （ 9）看門狗定時器具有獨立的片內(nèi)振蕩器，無需外接元件?？撮T狗預(yù)分頻器有 8 種選擇。 （ 10）可編程 I/O 口輸出模式：準雙向口、開漏輸出、推挽輸出和僅為輸入。 （ 11）端口“輸入模式匹配”檢測。當 P0 口管腳的值與一個可編程的模式匹配或者不匹配時，可產(chǎn)生一個中斷。 （ 12）所有口線均有 LED 驅(qū)動能力（ 20mA）。但整個芯片有一個最大值的限制。 （ 13）可控 制口線輸出斜率以降低 EMI，輸出最小跳變時間約為 10ns。 （ 14）當選擇片內(nèi)復位時， P89LPC901 只需連接電源和地。 （ 15） 4 個中斷優(yōu)先級。 （ 16） 2 個（ P89LPC901）鍵盤中斷輸入。 （ 17）雙數(shù)據(jù)指針（ DPTR） 。 （ 18）施密特觸發(fā)端口輸入。 功能框圖 P89LPC901 的結(jié)構(gòu)框圖， 如圖 21 ?？粕厴I(yè)設(shè)計（論文） 5 圖 21 P89LPC901 功能圖 管腳配置 圖 22 為 P89LPC901 管腳配置 SO8 圖 22 P89LPC901 管腳配置 管腳描述 管腳描述如表 1 所示： ?？粕厴I(yè)設(shè)計（論文） 6 表 1 管腳描述 ?？粕厴I(yè)設(shè)計（論文） 7 6. 邏輯符號 圖 23 P89LPC901 的邏輯符號 功能描述 增強型 CPU P89LPC901 采用增強型 80C51 CPU，其運行速度是標準 80C51 的 6 倍。一個機器周期由 2 個 CPU 時鐘周期組成，大多數(shù)指令執(zhí)行時間為 1 到 2 個機器周期。 時鐘 時鐘定義 P89LPC901 的幾個內(nèi)部時鐘定義如下： 1） OSCCLK－輸入到 DIVM 分頻器的時鐘。 OSCCLK 可選擇 4 個時鐘源之一，也 可降低到較低的頻率。注： fosc 定義為 OSSCLK 頻率 。 2） CCLK－ CPU 時鐘；時鐘分頻器的輸出。每個機器周期包含 2 個 CCLK 周期，大多數(shù)指令執(zhí)行時間為 1 到 2 個機器周期（ 2 到 4 個 CCLK 周期）。 3） RCCLK－內(nèi)部 RC 振蕩器輸出。 4） PCLK－用于不同外圍器件的時鐘，為 CCLK/2。 CPU 時鐘 (OSCCLK) P89LPC901 提供幾個可由用戶選擇的振蕩器選項來產(chǎn)生 CPU 時鐘。這樣就滿足了從高精度到低成本的不同需求。這些選項在對 Flash 進行編程時配置，包 括片內(nèi)看門狗振蕩器和片內(nèi) RC 振蕩器。 P89LPC901 還可選 擇使用外部晶振的振蕩器或外部時鐘源。晶振可選擇低、中或高頻晶振， 頻率范圍為 20KHz 到 12MHz。 低頻振蕩器選項 此選項支持 20KHz～ 100KHz 的外部晶振，同時也支持陶瓷諧振器。 中頻振蕩器選項 此選項支持 100KHz～ 4MHz 的外部晶振，同時也支持陶瓷諧振器。 高頻振蕩器選項 此選項支持 4MHz～ 18MHz 外部晶振， 同時也支持陶瓷諧振器。 當使用頻率高于 12MHz 的振蕩器時，必須使能 的復位輸入功能。上電時，需要一個外部電路使器件保持復位狀態(tài)，直至 VDD 到達指定的電平。當系統(tǒng)電源被移走時， ?？粕厴I(yè)設(shè)計（論文） 8 VDD 將降至低于指定的最低工作電壓。在某些使用頻率高于 12MHz 的振蕩器的應(yīng)用中，當 VDD 降至低于指定的最低工作電壓時，需要一個外部掉電檢測電路使器件保持復位狀態(tài)。如果 CCLK 是 8MHz 或更低， CLKLP SFR 位（ ）可設(shè) 置成‘ 1’來降低功耗。復位時， CLKLP 為‘ 0’，允許實現(xiàn)最高性能。如果CCLK 運行在 8MHz 或更低的頻率時，該位可以在軟件當中置位。 時鐘輸出 P89LPC901 支持可由用戶選擇的時鐘輸出功能。當不使用晶振時，可從XTAL2/CLKOUT 輸出時鐘。要實現(xiàn)該功能的前提是已選擇另外的時鐘源（片內(nèi)RC 振蕩器、看門狗振蕩器或 X1 腳輸入的外部時鐘）并且沒有使用晶振作為實時時鐘的時鐘源。這樣可使外部器件與 P89LPC901 同步。時鐘輸出的使能通過置位TRIM 寄存器中的 ENCLK 位實現(xiàn)。該時鐘輸出的頻率為 CCLK/2。如果在空閑模式中不需要輸出時鐘，那么可在進入空閑模式之前將該功能關(guān)閉以降低功耗。 片內(nèi) RC 振蕩器選項 P89LPC901 具有一個 6 位 TRIM 寄存器，可對 RC 振蕩器的頻率進行調(diào)整。在復位時， TRIM 的值初始化為出廠時預(yù)編程值以將振蕩器頻率調(diào)整為 ，177。%。用戶程序可修改 TRIM 寄存器將 RC 振蕩器調(diào)整為其它頻率。如果 CCLK 是 8MHz 或更低， CLKLP SFR 位（ ）可設(shè)置成‘ 1’來降低功耗。復位時， CLKLP 為‘ 0’，允許實現(xiàn)最高性能。如果 CCLK 運行在 8MHz 或更低的頻率時，該位可以在軟件當中置位。 看門狗振蕩器選項 看門狗具有一個獨立的振蕩器，其頻率 為 400KHz。在不需要使用高頻振蕩器時，可使用該振蕩器降低功耗。 外部時鐘輸入選項 (P89LPC901) 在此配置中， 提供 CPU 時鐘的外部時鐘源從 XTAL1/ 腳輸入。 頻率可從 0Hz到 18MHz。 XTAL2/ 腳可作為標準 I/O 口或者時鐘輸出。當使用頻率高于 12MHz 的振蕩器時，必須使能 的復位輸入功能。 上電時，需要一個外部電路使器件保持復位狀態(tài)，直至 VDD 到達指定的電平。當系統(tǒng)電源被移走時， VDD 將降至低于指定的最低工作電壓。在某些使用頻率高于 12MHz 的振蕩器的應(yīng)用中，當 VDD 降至低于指定的最低工作電壓時，需要一個外部掉電檢測電路使器件保持復位狀態(tài)。 振蕩器控制框圖如圖 24 所示： ?？粕厴I(yè)設(shè)計（論文） 9 圖 24 振蕩器控制框圖 比較器 P89LPC901 有 1 個模擬比較器，當正向輸入電壓大于反向輸入時（可選擇外部管腳輸入或內(nèi)部參考電壓），輸出信號為“ 1” （可從寄存器中讀出），反之則輸出為“ 0” 。每個比較器都可配置為當輸出發(fā)生改變時產(chǎn)生中斷。 比較器總的連接方式如圖 5 所示?！斑壿媹D” 。比較器的最低工作電壓為VDD=。當每 個比較器剛被使能時，比較器輸出和中斷標志需要 10 微秒的穩(wěn)定時間，在這段時間里，相應(yīng)的比較器中斷不應(yīng)使能，并且在使能中斷以前必須清零相應(yīng)的比較器中斷標志，以避免立即響應(yīng)中斷服務(wù)。 比較器禁能時比較器輸出 COx 變?yōu)楦唠娖?。如果比較器為低電平時被禁能，比較器從低到高的跳變將置位比較器標志 CMFx。如果比較器中斷被使能，產(chǎn)生中斷。因此，用戶在禁能比較器前應(yīng)先關(guān)閉比較器中斷。另外，比較器被禁止后，應(yīng)將比較器標志 CMFx 清除。 內(nèi)部參考電壓 當使用單個比較器輸入管腳時，內(nèi)部參考電壓發(fā)生器可提供一個默認的參 考電壓。參考電壓的值為 Vref = 177。 10%。 比較器中斷 比較器配置寄存器中有一個比較器中斷標志位。當比較器輸出狀態(tài)改變時中斷標志位置位，此標志位可通過軟件查詢或用于產(chǎn)生一個中斷。 比較器和節(jié)電模式 在掉電模式或空閑模式下，比較器可以繼續(xù)保持使能狀態(tài)。但在完全掉電模式下，比較器被自動禁止。 ?？粕厴I(yè)設(shè)計（論文） 10 當比較器中斷使能時（完全掉電模式除外） ，比較器輸出發(fā)生改變時將會產(chǎn)生一個中斷并將處理器喚醒。當比較器輸出到管腳使能時，此管腳應(yīng)該配置為推挽輸出模式以便在掉電工作模式下獲得較 快的開關(guān)速度。這樣做是因為當振蕩器停止后，打開準雙向口不會產(chǎn)生正常情況下的短時強上拉。 比較器在掉電或空閑狀態(tài)下所消耗的電流和正常操作模式下相同。當系統(tǒng)功耗是一個重要的指標時，就必須將比較器的功耗考慮在內(nèi)。若要降低功耗，用戶可通過 禁止比較器，或?qū)⑵骷O(shè)置為完全掉電模式。 比較器輸入和輸出的鏈接圖如圖 5： 圖 25 比較器輸入和輸出的鏈接 I/O 口 P89LPC901 有 3～ 6 個 I/O 管腳， 、 、 、 、 和 。I/O 口的具體數(shù)目取決 于選擇的時鐘和復位方式，見表 2。 表 2 可用的 I/O 口數(shù)目 I/O 口配置 ?？粕厴I(yè)設(shè)計（論文） 11 除了 1 個口以外， P89LPC901 其他所有的 I/O 口均可由軟件配置成 4 種輸出類型之一。四種輸出類型分別為：準雙向口 (標準 8051 輸出模式 )，推挽，開漏輸出或僅為輸入功能。每個口配置 2 個控制寄存器控制每個管腳輸出類型。 ( RST )只能作為輸入口，無法進行配置。 準雙向口輸出配置 準雙向口輸出類型可用作輸出和輸入功能而不需重新配置口線輸出狀態(tài)。這是因為當口線輸出為邏輯高電平 時驅(qū)動能力很弱，允許外部裝置將其拉低。當管腳輸出為低時，它的驅(qū)動能力很強，可吸收相當大的電流。準雙向口除了有三個上拉晶體管適應(yīng)不同的需要外，其特性和開漏輸出有些相似。 P89LPC901 為 3V 器件，但管腳可承受 5V 電壓（除 XTAL1 和 XTAL2 外）。在準雙向口模式中，如果用戶在管腳加上 5V 電壓，將會有電流從管腳流向VDD，這將導致額外的功率消耗。因此，建議不要在準雙向口模式中向管腳施加5V 電壓。 準雙向口帶有一個施密特觸發(fā)輸入以及一個干擾抑制電路。 開漏輸出配置 當口線鎖存器為 ‘ 0’時， 開漏輸出關(guān)閉所有的上拉晶體管而僅驅(qū)動下拉晶體管。作為一個邏輯輸出時，這種配置方式必須有外部上拉，一般通過電阻外接到VDD。開漏端口帶有一個施密特觸發(fā)輸入以及一個干擾抑制電路。