基于niosii的i2c總線接口的實(shí)現(xiàn)-文庫吧
2025-01-01 12:57 本頁面
【正文】 的命令都必須在開始條件以后進(jìn)行。b)結(jié)束信號：SCL為低電平時，SDA由低電平向高電平跳變，結(jié)束傳送數(shù)據(jù)。所有的操作都必須在停止條件以前結(jié)束?？偩€開始和停止數(shù)據(jù)傳送的時序如圖1所示。c)數(shù)據(jù)傳輸信號：在開始條件以后，時鐘信號SCL的高電平周期期問，當(dāng)數(shù)據(jù)線穩(wěn)定時，數(shù)據(jù)線SDA的狀態(tài)表示數(shù)據(jù)有效，即數(shù)據(jù)可以被讀走，開始進(jìn)行讀操作。在時鐘信號SCL的低電平周期期間，數(shù)據(jù)線上數(shù)據(jù)才允許改變。每位數(shù)據(jù)需要一個時鐘脈沖。I178。C總線的數(shù)據(jù)位傳送時序如圖2所示。 d)應(yīng)答信號：接收數(shù)據(jù)的從器件收到8 bit數(shù)據(jù)后，向發(fā)送數(shù)據(jù)的主控器件發(fā)出特定的低電平脈沖，表示已收到數(shù)據(jù)。這要求主器件必須產(chǎn)生一個與確認(rèn)位相應(yīng)的額外時鐘脈沖(第9個脈沖)。若主控器件確認(rèn)失敗，主控器件必須發(fā)送一個數(shù)據(jù)結(jié)束信號給從器件。這時從器件必須使SDA線保持高電平，使主控器件能產(chǎn)生停止條件?？偩€的應(yīng)答信號時序見圖3。2 I178。C接口芯片AT24C01／02工作原理AT24CXX系列芯片是采用I178。C總線標(biāo)準(zhǔn)的常用的串行EEROM芯片。本文以AT24C02為例介紹。AT24C02具有2568(2 k)bit的存儲容量，即總共32頁，每頁有8字節(jié)的容量。每次寫入數(shù)據(jù)是從主器件發(fā)送來的片內(nèi)選擇地
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號-1