接觸電阻測(cè)試原理及pcb板的設(shè)計(jì)簡(jiǎn)介-文庫(kù)吧
2024-12-23 15:40 本頁(yè)面
【正文】 嚴(yán)格分開，各自構(gòu)成獨(dú)立回路；同時(shí)要求 S線必須接到一個(gè)有極高輸入阻抗的測(cè)試回路上，使流過檢測(cè)線 S的電流極小，近似為零。見圖 1。圖 1中 r表示引線電阻和探針與測(cè)試點(diǎn)的接觸電阻之和。由于流過測(cè)試回路的電流為零，在 r3， r4上的壓降也為零，而激勵(lì)電流 I在 r1， r2上的壓降不影響 I在被測(cè)電阻上的壓降，所以電壓表測(cè)出的電壓降即為 Rt兩端的電壓值。從而準(zhǔn)確測(cè)量出 R t的阻值。測(cè)試結(jié)果和 r無(wú)關(guān) ,有效地減小了測(cè)量誤差。 8/24 四、接觸電阻測(cè)量原理 由于四線法測(cè)量接觸電阻采用 10mA/100mA的恒流源，故測(cè)量接觸電阻的實(shí)質(zhì)是測(cè)量微動(dòng)接觸電壓。使用 Chroma毫歐姆表測(cè)量接觸電阻的原理見圖 2： D+: Drive + D : Drive – S+: Sense+ S : Sense – 圖 1 HF:高電位施加線 LF:低電位施加線 HS:高電位檢測(cè)線 LS:低電位檢測(cè)線 圖 2 9/24 四、接觸電阻測(cè)量原理 圖 2所測(cè)電阻即為接點(diǎn)接觸時(shí)的電阻，其中的恒流源用來(lái)為接觸區(qū)域提供電流 I，電壓表用來(lái)測(cè)量P+和 P之間的電壓降 V，由于電壓表內(nèi)阻相對(duì)于所測(cè)接觸電阻來(lái)說(shuō)相當(dāng)大 (大到使電壓表上分得的電流可以忽略不計(jì) )，可以認(rèn)為電壓表所測(cè)電壓 V即為 P+和 P之間的電壓值，從而電壓 V與電流 I的比值即為電阻值。但由于接觸區(qū)域非常小，按圖中的接線得到的是 P+和 P之間的電阻值。為了使測(cè)得的數(shù)據(jù)盡量接近真實(shí)的接觸電阻值，應(yīng)使得 P+和 P接線端盡量靠近接觸區(qū)域 ， 避免在測(cè)量結(jié)果中計(jì)入測(cè)試引線和體積電阻產(chǎn)生的電壓降 。 10/24 我們使用 Chroma毫歐姆表進(jìn)行低功率接觸電阻時(shí)，為什么在“ Dry” 檔位一般選擇“ ON”呢？ 通常，測(cè)試接觸電阻的目的是確定接觸點(diǎn)氧化或其它表面薄膜積累是否增加了被測(cè)器件的電阻。即使在極短的時(shí)間內(nèi)器件兩端的電壓過高，也會(huì)破壞這種氧化層或薄膜，從而破壞測(cè)試的有效性。擊穿薄膜所需要的電壓電平通常在 30mV到 100mV的范圍內(nèi)。 在測(cè)試時(shí)流過接點(diǎn)的電流過大也能使接觸區(qū)域發(fā)生細(xì)微的物理變化。電流產(chǎn)生的熱量能夠使接觸點(diǎn)及其周圍區(qū)域變軟或熔解。結(jié)果，接點(diǎn)面積增大并導(dǎo)致其電阻降低。 五、干電路（ Dry Circuit ）測(cè)試 11/24 五、干電路（ Dry Circuit ）測(cè)試 為了避免這類問題，通常采用干電路
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1