pci總線也稱為外部設(shè)備互連,為peripheralcomponent-文庫吧
2024-09-22 15:13 本頁面
【正文】 0 1 0 0 保留 1 1 0 0 存儲器多行讀 0 1 0 1 保留 1 1 0 1 雙地址周期 0 1 1 0 存儲器讀 (從內(nèi)存空間映象讀數(shù)據(jù) ) 1 1 1 0 存儲器讀行 0 1 1 1 存儲器寫 (向內(nèi)存空間映象寫數(shù)據(jù) ) 1 1 1 1 存儲器寫并無效 PCI總線操作命令 ? PCI的基本總線傳輸機(jī)制是突發(fā)傳輸 ， 包括一個(gè)地址相位和一個(gè)或多個(gè)數(shù)據(jù)相位 ， 支持存儲器和 I/O ? 突發(fā)傳輸是指主橋電路 （ 位于主處理器和 PCI總線之間 ） 可將針對存儲器的多次訪問在不影響正常操作的前提下合并為一次傳輸 ? 置位基地址寄存器的預(yù)取位 ， 可將數(shù)據(jù)預(yù)取與寫合并 。并可區(qū)分哪些空間可合并 ， 哪些不能合并 ? 遇到不可預(yù)取或任意范圍的讀操作時(shí) ， 停止合并 ? I/O訪問一般只有一個(gè)數(shù)據(jù)相位 ， 因此不能突發(fā)訪問 PCI總線協(xié)議 PCI總線的傳輸控制 ? 數(shù)據(jù)傳輸控制信號線 ? FRAME＃ ， 主設(shè)備驅(qū)動(dòng) ， 傳輸起始和結(jié)束 ? IRDY＃ ， 主設(shè)備驅(qū)動(dòng) ， 允許插入等待周期 ? TRDY＃ ， 從設(shè)備驅(qū)動(dòng) ， 允許插入等待周期 ? 無論主 /從設(shè)備 ， 一旦啟動(dòng)數(shù)據(jù)傳輸 ， 就必須完成 ? 最后一次數(shù)據(jù)傳輸完成時(shí) ， FRAME＃和 IRDY＃信號均被撤消 ， 接口信號回到空閑狀態(tài) ? FRAME＃無效 、 而 IRDY＃有效時(shí) ， 總線忙；都無效時(shí) ，總線空閑 ? 一旦設(shè)置了 IRDY＃信號，直到當(dāng)前數(shù)據(jù)相位結(jié)束為止，主設(shè)備不能改變 IRDY＃信號和 FRAME＃信號的狀態(tài) PCI總線的尋址 ? 三種地址空間：內(nèi)存地址空間 、 I/O地址空間和配置地址空間 ? PCI總線的每個(gè)設(shè)備都有自己的地址譯碼邏輯 ? 支持正向、負(fù)向兩種地址譯碼方式
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1