基于hdl實(shí)現(xiàn)的基本門電路設(shè)計(jì)-文庫吧
2025-09-20 14:32 本頁面
【正文】 //調(diào)用 Verilog內(nèi)部預(yù)定義的門級原語 nand endmodle 工程編譯 Processing → Start Compilation 功能測試（波形仿真） 新建波形文件 → 添加輸入輸出端口 → 設(shè)置輸入信號波形 → 功能仿真 → 檢驗(yàn)功能 二、 HDL語言以及特點(diǎn) ? HDLHardware Description Language (硬件描述語言） ? 常用的 HDL： VHDL和 Verilog ? VHDL對電路行為描述能力很強(qiáng)，但語法繁瑣、關(guān)鍵字比較長，初學(xué)者學(xué)習(xí)較困難。 ? Verilog語法簡單，入門容易，類似于 C語言。 三、 Verilog電路模塊的一般結(jié)構(gòu) ? 用 Verilog HDL描述的電路設(shè)計(jì)稱為模塊，也就是該電路的 Veri
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1