[工學(xué)]no51同步時(shí)序電路-文庫(kù)吧
2025-09-17 18:22 本頁(yè)面
【正文】 x amp。 Q1 z 第 19頁(yè) 數(shù)字電路與數(shù)字邏輯 第五章 同步時(shí)序電路 解： 第一步： 寫(xiě)出輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式。 Z=x Q2 Q1 D2 = x + Q2 + Q1 = x Q2 Q1 D1 = x 第二步： 把激勵(lì)函數(shù)表達(dá)式代入觸發(fā)器的次態(tài)方程，得到電路的次態(tài)方程組。 Q1(n+1)＝ D1＝ x Q2(n+1)＝ D2＝ x Q2 Q1 第 20頁(yè) 數(shù)字電路與數(shù)字邏輯 第五章 同步時(shí)序電路 第三步： 根據(jù)次態(tài)方程組和輸出函數(shù)表達(dá)式作出狀態(tài)表和狀態(tài)圖。 次態(tài) /輸出 ( Q2 (n+1) Q1 (n+1)/Z) 0 0 0 1 1 1 1 0 現(xiàn) 態(tài) Q2nQ1n x = 0 x = 1 00/0 10/0 00/0 00/0 01/0 01/0 01/0 01/1 00 01 10 11 1/0 x/z 0/0 0/0 0/0 1/0 1/1 0/0 1/0 Q1(n+1)＝ D1＝ x Q2(n+1)＝ D2＝ x Q2 Q1 Z=x Q2 Q1 第 21頁(yè) 數(shù)字電路與數(shù)字邏輯 第五章 同步時(shí)序電路 第四步 ：作出時(shí)序圖，并說(shuō)明電路的邏輯功能。 典型輸入序列： x = 01011101 初態(tài)： Q2 Q1= 00 狀態(tài)響應(yīng)序列和輸出響應(yīng)序列為： CP: 1 2 3 4 5 6 7 8 x: 0 1 0 1 1 1 0 1 Q2: 0 0 0 1 0 0 0 1 Q1: 0 0 1 0 1 1 1 0 Q2(n+1): 0 0 1 0 0 0 1 0 Q1(n+1): 0 1 0 1 1 1 0 1 Z: 0 0 0 1 0 0 0 1 第 22頁(yè) 數(shù)字電路與數(shù)字邏輯 第五章 同步時(shí)序電路 CP x Q2 Q1 Z 1 2 3 4 6 7 8 5 時(shí)序圖： 功能說(shuō)明：該電路是一個(gè) 101序列檢測(cè)器。 作業(yè)： P225 第 23頁(yè) 數(shù)字電路與數(shù)字邏輯 第五章 同步時(shí)序電路 167。 同步時(shí)序電路的設(shè)計(jì) 同步時(shí)序邏輯電路設(shè)計(jì)又稱同步時(shí)序邏輯電路綜合，其基本指導(dǎo)思想是用盡可能少的觸發(fā)器和門(mén)電路來(lái)完成設(shè)計(jì)。 同步時(shí)序電路設(shè)計(jì)的一般步驟為： 1. 作原始狀態(tài)圖和狀態(tài)表； 2. 對(duì)原始狀態(tài)表化簡(jiǎn)； 3. 狀態(tài)分配； 4. 選定觸發(fā)器，求出輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式； 5. 畫(huà)出邏輯電路圖。 第 24頁(yè) 數(shù)字電路與數(shù)字邏輯 第五章 同步時(shí)序電路 一、 建立原始狀態(tài)圖和原始狀態(tài)表 狀態(tài)圖是同步時(shí)序電路設(shè)計(jì)的依據(jù) ， 它必須正確反映設(shè)計(jì)要求 。 狀態(tài)圖的構(gòu)成沒(méi)有統(tǒng)一的方法 ， 關(guān)鍵是要充分正確地理解設(shè)計(jì)要求 ， 明確電路的輸入條件和輸出要求 ， 輸入和輸出關(guān)系 ， 以及狀態(tài)的轉(zhuǎn)換關(guān)系 。 原始狀態(tài)圖建立的一般過(guò)程為： 假定一個(gè)初始狀態(tài) ， 由此出發(fā) ， 每加入一個(gè)輸入信號(hào) ， 則記憶其次態(tài) ， 并標(biāo)出其相應(yīng)的輸出值 。 次態(tài)可能為現(xiàn)態(tài) 、 已有狀態(tài)或新的狀態(tài) ， 直到?jīng)]有新的狀態(tài)為止 。 每個(gè)狀態(tài)的各種可能的輸入值都要考慮到 。 第 25頁(yè) 數(shù)字電路與數(shù)字邏輯 第五章 同步時(shí)序電路 例 1：假設(shè)有一個(gè)三位二進(jìn)制加、減法器（模 8計(jì)數(shù)器），當(dāng) X輸入為 1時(shí)，實(shí)現(xiàn)加 1計(jì)數(shù)；當(dāng) X為 0時(shí)，實(shí)現(xiàn)減 1計(jì)數(shù)，試作出該電路的原始狀態(tài)圖和狀態(tài)表。 解： A B C D E F G H A H G F E D C B 當(dāng) X為 1時(shí)： 當(dāng) X為 0時(shí)： 計(jì)數(shù)器的輸出可為狀態(tài)本身，亦可看作外部輸出。 第 26頁(yè) 數(shù)字電路與數(shù)字邏輯 第五章 同步時(shí)序電路 1 A G B F C H E D 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 原始狀態(tài)圖 第 27頁(yè) 數(shù)字電路與數(shù)字邏輯 第五章 同步時(shí)序電路 A/0 G/0 H/1 F/0 G/0 E/0 F/0 D/0 E/0 C/0 D/0 B/0 C/0 A/1 B/0 H/0 X Qn+1/Z Qn A B C D E F G H 0 1 原始狀態(tài)表 第 28頁(yè) 數(shù)字電路與數(shù)字邏輯 第五章 同步時(shí)序電路 例 2:某序列檢測(cè)器有一個(gè)輸入端 x和一個(gè)輸出端 Z。 從 x端輸入一組按時(shí)間順序排列的串行二進(jìn)制碼 。 當(dāng)輸入序列中出現(xiàn) 101時(shí) ， 輸出 Z＝ 1， 否則 Z＝ 0。 試作出該序列檢測(cè)器原始狀態(tài)圖和狀態(tài)表 。 A B C D 1/1 1/0 0/0 0/0 0/0 1/0 0/0 1/0 原始狀態(tài)表 B/0 C/0 D/1 A/0 B/0 C/0 B/0 A/0 X Qn+1/Z Qn A B C D 0 1 第 29頁(yè) 數(shù)字電路與數(shù)字邏輯 第五章 同步時(shí)序電路 二、 狀態(tài)表的簡(jiǎn)化 一般情況下 ， 原始狀態(tài)圖和原始狀態(tài)表中存在著多余的狀態(tài) 。 狀態(tài)個(gè)數(shù)越多 ， 電路中所需的觸發(fā)器的數(shù)目也越多 ， 制造成本就越高 。 為降低制造成本 ， 需要去掉多余的狀態(tài) ， 即要進(jìn)行狀態(tài)簡(jiǎn)化 。 所謂 狀態(tài)簡(jiǎn)化 ， 就是要獲得一個(gè)最小化的狀態(tài)表 。 這個(gè)表不僅能正確地反映設(shè)計(jì)的全部要求 ，而且狀態(tài)的數(shù)目最少 。 第 30頁(yè) 數(shù)字電路與數(shù)字邏輯 第五章 同步時(shí)序電路 等效狀態(tài)： 設(shè)狀態(tài) S1和 S2是完全確定狀態(tài)表中的兩個(gè)狀態(tài) ,如果對(duì)于所有可能的輸入序列 ， 分別從狀態(tài) S1 和狀態(tài) S2出發(fā) ，所得到的輸出響應(yīng)序列完全相同 ， 則狀態(tài)S1和 S2是等效的 ， 記作 (S1, S2) . 或說(shuō) ，狀態(tài) S1和 S2是等效對(duì) 。 等效狀態(tài)可以合并 。 第 31頁(yè) 數(shù)字電路與數(shù)字邏輯 第五章 同步時(shí)序電路 ? 等效狀態(tài)傳遞性 ： (S1,S2), (S2,S3)→ (S1,S3) ? 等效類 ： 彼此等效的狀態(tài)集合 。 ? 最大等效類 ： 不被其它等效類所包含的等效類 ，即所有彼此等效狀態(tài)的集合 。 一個(gè)狀態(tài)也可能是一個(gè)最大等效類 。 狀態(tài)簡(jiǎn)化的任務(wù)是： 要在原始狀態(tài)表中找出全部最大等效類 (最大等效類集合 )， 并將 每一個(gè)最大等效類用一個(gè)狀態(tài)來(lái)表示 。 第 32頁(yè) 數(shù)字電路與數(shù)字邏輯 第五章 同步時(shí)序電路 ： 第一 、 它們的輸出完全相同； 假定狀態(tài) S1和 S2是完全確定原始狀態(tài)表中的兩個(gè)現(xiàn)態(tài) ， 那么 S1和 S2等效的條件可歸納為在輸入的
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1