《eda課程設(shè)計》word版-文庫吧
2025-05-18 14:19 本頁面
【正文】 要更改。由于串行數(shù)據(jù)幀和接收時鐘是異步的，由邏輯 1轉(zhuǎn)為邏輯 0可以被視為一個數(shù)據(jù)幀的起始位。然而，為了避免毛刺影響，能夠得到正確的起始位信號，必須要求接收到的起始位在波特率時鐘采樣的過程中至少有一半都是屬于邏輯 0才可認(rèn)定接收到的是起始位。由于內(nèi)部采樣時鐘 bclk 周期（由波特率發(fā)生器產(chǎn)生）是發(fā)送或接收波特率時鐘頻率的 16倍，所以起始位 需要至少 8個連續(xù) bclk 周期的邏輯 0被接收到，才認(rèn)為起始位接收到，接著數(shù)據(jù)位和奇偶校驗(yàn)位將每隔 16個 bclk 周期被采樣一次（即每一個波特率時鐘被采樣一次） 。 發(fā)送器只要每隔 16個 bclk 周期輸出 1個數(shù)據(jù)即可，次序遵循第 1位是起始位，最后一位是停止位。在本設(shè)計中沒有校驗(yàn)位，但只要改變 Generic 參數(shù) FrameLen，也可以加入校驗(yàn)位，停止位是固定的 。 3 第二章 UART設(shè)計 內(nèi)容 波特率發(fā)生器 波特率是指數(shù)據(jù)信號對載波的調(diào)制速率，它用單位時間內(nèi)載波調(diào)制狀態(tài)改變的次數(shù)來表示，其單位是波特（ Baud）。波特率與比特率的關(guān)系是比特率 =波特率 X單個調(diào)制狀態(tài)對應(yīng)的二進(jìn)制位數(shù)。 模擬線路信號的速率，也稱調(diào)制速率，以波形每秒的振蕩數(shù)來衡量。如果數(shù)據(jù)不壓縮，波特率等于每秒鐘傳輸?shù)臄?shù)據(jù)位數(shù)，如果數(shù)據(jù)進(jìn)行了壓縮，那么每秒鐘傳輸?shù)臄?shù)據(jù)位數(shù)通常大于調(diào)制速率，使得交換使用波特和比特 /秒偶爾會產(chǎn)生錯誤。 UART的接收和發(fā)送是按照相同的波特率進(jìn)行收發(fā)的。波特率發(fā)生器產(chǎn)生的時鐘頻率不是波特率時鐘頻率，而是波特率時鐘頻率的 16倍 ，目的是為在接收時進(jìn)行精確地采樣，以提出異步的串行數(shù)據(jù)。 發(fā)送模塊設(shè)計 串行發(fā)送數(shù)據(jù)時每秒鐘發(fā)送的比特個數(shù)稱之為波特率，常用串行口波特率有 9600、 19200、 115200等多種。 UART的數(shù)據(jù)幀的形式分組發(fā)送數(shù)據(jù)，以 8位數(shù)據(jù)位、 1位起始位和 ，每一個數(shù)據(jù)幀由 10位數(shù)據(jù)構(gòu)成，首先是一個低電平起始位來標(biāo)志幀開始，隨后由低至高發(fā)送 8位數(shù)據(jù)，最后是 。 在邏輯結(jié)構(gòu)上，每秒 9600次的發(fā)送節(jié)拍由波特率發(fā)生器產(chǎn)生，它是一個參數(shù)化、分頻比的整數(shù)分頻器。這里使用邊沿邏輯 ，對于分頻時鐘的占空比并沒有要求，所以直接用模 n計算器進(jìn)行分頻。 9600Hz的時鐘信號驅(qū)動 10bit 的一位計數(shù)器，將數(shù)據(jù)總線上載入的 8bit 數(shù)據(jù)加上起始位和停止位后由低到高依次移除。 發(fā)送模塊設(shè)計流程圖如圖 2所示。 發(fā)送過程：當(dāng)要發(fā)送數(shù)據(jù)出去時，先把要發(fā)送的 CPU內(nèi)部數(shù)據(jù)存儲到數(shù)據(jù) I/O 緩存器，傳送到數(shù)據(jù)寄存器，然后進(jìn)行串并轉(zhuǎn)換。 UART 模塊內(nèi)部會重置波特率發(fā)生器控制邏輯控制移位寄存器進(jìn)入 RS232C 串行發(fā)送的協(xié)議模式，并且使移位寄存器工作在波特率模式下，于是移位寄存器便在波特率時鐘的驅(qū)動下依次將數(shù)據(jù)寄存器的數(shù)據(jù)一位一位發(fā)送到 RS232C 的發(fā)送端 TXD，這樣就產(chǎn)生了 RS232C 的數(shù)據(jù)發(fā)送時序。 4 初 始 化等 待 發(fā) 送 命 令發(fā) 送 起 始 位等 待 1 6 個 波 特 率 時 鐘數(shù) 據(jù) 位 是 否 發(fā) 送完 ？發(fā) 送 1 6 個 波 特 率 時 鐘 的停 止 信 號 發(fā) 送 完 成發(fā) 送 命 令 是 否 取消 ？串 行 發(fā) 送 數(shù) 據(jù) 位YYYNNN 圖 2 發(fā)送模塊流程圖 接收模塊設(shè)計 UART 是異步傳輸接口，沒有時鐘信號同步。所以接收端需要進(jìn)行過采樣來保證數(shù)據(jù)的接收， RS232標(biāo)準(zhǔn)規(guī)定的過采樣率是以發(fā)送波特率的 16倍時鐘對數(shù)據(jù)進(jìn)行檢測。 UART 接收邏輯通過檢測 TXD 上起始位的下降沿作為幀 同步標(biāo)準(zhǔn)，這樣就相當(dāng)于把每個位分成了 16份，為了避免干擾取 16 份中位于中部的 8 三個采樣進(jìn)行判別，以它們中兩個或兩個以上相同的值作為采樣結(jié)果。 接收模塊設(shè)計流程圖如圖 3所示。 接收過程：當(dāng) UART 模塊檢測到有新數(shù)據(jù)（ RS232C總線傳輸線的起始位）就會觸發(fā)接收流程。首先 UART模塊內(nèi)部會重置波特率發(fā)生器和移位寄存器，控制邏輯使移位寄存器的工作模式為波特率模式，以準(zhǔn)備數(shù)據(jù)接收，其次移位寄存器在波特率時鐘的驅(qū)動下工作，不斷的讀取 RS232C 串行總線上的輸入數(shù)據(jù)，一位一位的接收，并且將數(shù)據(jù)保存到內(nèi)部的數(shù)據(jù) 寄存器內(nèi)。然后在進(jìn)行串并轉(zhuǎn)換，在通過 CPU 內(nèi)部數(shù)據(jù)總線傳送到數(shù)據(jù)I/O 緩存器，最后被 CPU 內(nèi)部采用。 5 等 待 起 始 位連 續(xù) 4 個 周 期 內(nèi) 輸入 均 為 低 電 平 ？等 待 到 數(shù) 據(jù) 中 點(diǎn)數(shù) 據(jù) 位 采 樣是 否 所 有 的 數(shù) 據(jù)位 采 樣 完 成 ？數(shù) 據(jù) 存 入 接 收 緩 沖 器接 收 完 成YYNN 圖 3 接收模塊流程圖 6 第三章 運(yùn)行 輸出結(jié)果 分頻器 仿真及分析 假設(shè)數(shù)據(jù)的波特率為 p，則所需時鐘的頻率為 16*p。以波特率 p為 9600為例，系統(tǒng)時鐘為 1MHz，則分頻系數(shù)為 1000000/(16*9600) = 。 對程序進(jìn)行仿真， 加入輸入輸出信號，設(shè)置系統(tǒng)時鐘信號 clk 的周期為 20ns。仿真圖如圖 4所示。 圖 4 分頻器仿真圖 發(fā)送模塊仿真及分析 UART 發(fā)送模塊的功能：接收到發(fā)送指令后，把數(shù)據(jù)按 UART 協(xié)議輸出，先輸出一個低電平的起始位，然后從低到高輸出 8個數(shù)據(jù)位，接著是可選的奇偶校驗(yàn)位，最后是高電平的停止位。 用 Quartus II 軟件建立工程機(jī)頂層文件，編譯輸入各個參數(shù)數(shù)據(jù)，并進(jìn)行波形仿真。 如圖 5所示。 圖 5 發(fā)送模塊仿真圖 對圖，當(dāng)發(fā)送命令 wrsig的上升沿有效時，啟動發(fā)送數(shù)據(jù)。串行數(shù)據(jù)的波形與發(fā)送數(shù)據(jù) dataout 相一致，UART 的發(fā)送模塊得到正確驗(yàn)證。 接收模塊仿真及分析 UART 接收模塊的功能：時時
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1