【正文】 TXD 串行通信數據發(fā)送引腳 INT0 外部中斷 0請求信號輸入引腳，低電平有效 INT1 外部中斷 1請求信號輸入引腳，低電平有效 T0 定時器 /計數器 0外部計數脈沖輸入引腳 T1 定時器 /計數器 1外部計數脈沖輸入引腳 WR 外部數據存儲器寫選通信號，低電平有效 RD 外部數據存儲器讀選通信號，低電平有效 9 3 系統(tǒng)硬件設計 在設計硬件電路圖時，有幾點需要注意： 1）選用片內程序空間足夠大的 單片機，本設計選用 AT89C51單片機。 2）在設計電路圖時留有余地，以便將來擴展或者修改時方便。如果在開始設計時沒有留有余地，那么后期在修改時很有可能因為一點小問題而導致大面積的返工。 3）節(jié)省使用 I/O 口，以便將來修改和調試時方便。在設計過程中，總會有一些小問題遺漏，需要再增加輸入或者輸出。偶爾在調試時候可能要臨時使用一些I/O 口。如果一開始就能保留一些空余的端口，那么后期可能就會派上用場。 本系統(tǒng)主要用到的硬件有：多路電子模擬開關 CD406電壓比較器 LM32時鐘芯片 DS130串行接口 74LS16數碼管、單片機主芯片 AT89C5以及若干按鈕開關、電阻、電容、晶體。 電路主要流程為：模擬電壓信號進入多路電子模擬開關，模擬開關 的輸出信號流向電壓比較器，與由電壓調壓裝置預先調好的電壓相比較，在電壓比較器的輸出端得到高電平或低電平 ； 單片機主芯片讀取輸入的信號，判別是否 故障 ， 如果故障就將故障信息顯示在數碼管上。如圖 31所示： 圖 31 信號采集部件 多路模擬轉換開關 電壓比較器 電壓比較器 單 片 機 主 芯 片 時鐘芯片 移 位 寄 存 器 數 碼 管 10 電流互感器原理是依據 電磁感應 原理的。電流互感器是由閉合的鐵心和 繞組組成。它的一次繞組匝數很少，串在需要測量的電流的 線路 中，因此它經常有線路的全部電流流過，二次繞組匝數比較多，串接在測量儀表和保 護回路中，電流互感器在工作時，它的 2次回路始終是閉合的，因此測量儀表和保護回路串聯(lián) 線圈 的阻抗很小，電流互感器的工作狀態(tài)接近短路。 電流 互感器（ Current transformer 簡稱 CT）的作用是可以把數值較大的一次電流通過一定的變比轉換為數值較小的二次電流，用來進行保護、測量等用途。 電壓比較器 是對輸入信號進行鑒別與比較的 電路 ，是組成非正弦波發(fā)生電路的基本單元電路。常用的電壓比較器有單限比較器、滯回比較器、窗口比較器、三態(tài)電壓比較器等。 電壓比較器可以看作是放大倍數接近“無窮大”的運算放大器。它的功能是比較兩個電壓的大小 (用輸出電壓的高或低電平，表示兩個 輸入電壓的大小關系 )：當” +”輸入端電壓高于”－”輸入端時，電壓比較器輸出為高電平；當” +”輸入端電壓低于”－”輸入端時，電壓比較器輸出為低電平，如圖 32所示： 圖 32 11 時鐘電路是計算機的心臟，它控制著計算機的工作節(jié)奏。 51單片機允許的時鐘頻率因型號而異。 51系列單片機的時鐘信號來源通常有兩種方式：內部振蕩方式和外部振蕩方式。 內部振蕩方式：單片機的內部有一個用于構成內部振蕩器的反相放大器，XTAL1和 XTAL2分別是放大器的輸入和輸出端，在這兩個 引腳之間外接一個石英晶體或者陶瓷振蕩器，就可以構成一個自激振蕩器。 外部振蕩方式：把已有的時鐘引入單片機，外部振蕩脈沖信號由 XTAL1端輸入單片機， XTAL2端懸空，如圖 33所示： 圖 33 晶振的選擇：機器周期（ us)=12/f， f是晶振頻率（ MHz）。當晶振頻率為 24MHz時，機器周期是 。當晶振頻率是 12MHz 時，機器周期是 1us。當晶振頻率是6MHz 時，機器周期是 2us。 機器周期是指 CPU 訪問存儲器或者 I/O 端口一次所需要的時間。本設計選擇了 12MHz 的晶振頻率， 機器周期為 1us，如圖 34所示： 12 圖 34 時鐘電路 如圖，電容 C C2起穩(wěn)定振蕩頻率，快速起疹的作用，電容值我選擇了 30pf。 復位是一種操作，使 CPU 和系統(tǒng)中的其他部件都置為一個確定的初始狀態(tài)，并從這個初始狀態(tài)開始工作。復位可以使死機狀態(tài)下的單片機重新啟動。 為確保微機系統(tǒng)中 電路 穩(wěn)定可靠工作，復位電路是必不可少的一部分，復位電路的第一功能是上電 復位 。一般微機電路正常工作需要供電電源為 5V177。5% ，即～ 。由于微機電路是時序數字電路，它需要穩(wěn)定的時鐘信號，因此在電源上電時，只有當 VCC 超過 低于 以及晶體振蕩器穩(wěn)定工作時，復位信號才會撤除，微機電路開始正常工作。 復位方式主要是上電復位和按鍵復位。 上電復位電路只要在 RST 復位輸入引腳上接一電容至 Vcc 端，下接一個 電阻 到地即可。按鍵復位是指人為的按下按鍵使電路復位。 13 本設計使用的是上電復位和按鍵復位合二為一的電路，這樣既可以起到必須上電復位的作用，也可以起到單片機死機使人為復位的作用。如圖 35： 圖 35 復位電路 DS1302時鐘芯片的簡介 DS1302時鐘芯片是 美國 DALLAS 公司推出的一種高性能、低功耗、帶 RAM 的實時時鐘電路，它可以對年、月、日、周日、時、分、秒進行計時，具有閏年補償功能，工作電壓為 ～ 。采用三線接口與 CPU 進行 同步通信 ，并可采用突發(fā)方式一次傳送多個 字節(jié) 的 時鐘信號 或 RAM 數據。 DS1302內部有一個 31 8的用于臨時性存放數據的 RAM 寄存器 。 DS1302的工作原理 1）控制字節(jié) DS1302 的 控制字符 表示。控制 字節(jié) 的最高有效位 (位 7)必須是邏輯 1，如果它為 0，則不能把數據寫入 DS1302中，位 6如果為 0，則表示存取日歷時鐘數據，為1表示存取 RAM 數據 。位 5至位 1指示操作單元的地址 。最低有效位 (位 0)如為 0表示要進行寫操作，為 1表示進行讀操作，控制字節(jié)總是從最低位開始輸出。 14 2）輸入輸出 在控制指令字輸入后的下一個 SCLK 時鐘的上升沿時，數據被寫入 DS1302，數據輸入從低位 即位 0開始。同樣，在緊跟 8位的控制指令字后的下一個 SCLK 脈沖的下降沿讀出 DS1302的數據，讀出數據時從低位 0位到高位 7。 3）寄存器 DS1302有 12個 寄存器 ，其中有 7個 寄存器 與日歷、時鐘相關，存放的 數據位 為BCD 碼形式。 DS1302的引腳功能及結構 在 DS1302的 引腳 排列 ,其中 Vcc1為后備電源， VCC2為主電源。在主電源關閉的情況下，也能保持時鐘的連續(xù)運行。 DS1302由 Vcc1或 Vcc2兩者中的較大者供電。當 Vcc2大于 Vcc1+ 時， Vcc2給 DS1302供電。當 Vcc2小于 Vcc1時， DS1302由 Vcc1供電。 X1和 X2是振蕩源，外接 晶振。 RST 是復位 /片選線 ，通過把 RST 輸入驅動置高電平來啟動所有的 數據傳送 。 RST 輸入有兩種功能：首先，RST 接通控制邏輯，允許地址 /命令序列送入 移位寄存器 ；其次， RST提供終止單字節(jié) 或多字節(jié)數據的傳送手段。當 RST 為高電平時，所有的 數據傳送 被初始化，允許對 DS1302進行操作。如果在傳送過程中 RST 置為低電平，則會終止此次 數據傳送 ， I/O 引腳 變?yōu)楦咦钁B(tài)。上電運行時，在 Vcc≥ 之前， RST 必須保持低電平。只有在 SCLK 為低電平時，才能將 RST 置為高電平。 I/O 為串行數據輸入輸出端 (雙向 )， SCLK 始終是輸入端。如圖 36所示： 15 圖 36 時鐘芯片電路設計 為了能夠觀察單片機系統(tǒng)的運行情況，所以需要一些顯示設備來顯示單片機的狀態(tài)。在如今單片機應用系統(tǒng)中，最常用的有兩種，一種是由發(fā)光二極管（ LED）組成的數碼管顯示器，一種是液晶顯 示器。本設計選用共陰數碼管顯示器來顯示單片機運行的情況。如圖 37所示： 16 圖 37 顯示電路設計 數碼管也稱 LED 數碼管，晶美、光電、不同行業(yè)人士對數碼管的稱呼不一樣，其實都是同樣的產品。 數碼管 按段數可分為 七段數碼管 和八段數碼管，八段數碼管比七段數碼管多一個 發(fā)光二極管 單元（多一個小數點顯示）；按能顯示多少個（ 8）可分為 1位、 2位、 3位、 4位、 5位、 6位、 7位等數碼管。 按發(fā)光二極管單元連接方式可分為共陽極數碼管和共陰極數碼管。共陽數碼管是指將所有發(fā)光二極管的陽極接到一起形成公共陽極 (COM)的數碼管，共陽數碼管在應用時應將公共極 COM 接到 +5V，當某一字段發(fā)光二極管的陰極為低電平時，相應字段就點亮，當某一字段的陰極為高電平時，相應字段就不亮。共陰數碼管是指將所有發(fā)光二極管的陰 極接到一起形成公共陰極 (COM)的數碼管，共陰數碼管在應用時應將公共極 COM 接到地線 GND 上，當某一字段發(fā)光二極管的陽極 17 為高電平時，相應字段就點亮，當某一字段的陽極為低電平時，相應字段就不亮。 74LS164是 8位移位寄存器（串行輸入，并行輸出）。它是高速硅門 CMOS 器件，與低功耗肖特基型 TTL (LSTTL) 器件的引腳兼容。數據通過兩個輸入端（ DSA 或 DSB）之一串行輸入；任一輸入端可以用作高電平使能端，控制另一輸入端的數據輸入。兩個輸入端或者連接在一起，或者把不用的輸入端接高電平。 時鐘 (CP) 每次由低變高時，數據右移一位，輸入到 Q0， Q0 是兩個數據輸入端（ DSA和 DSB）的邏輯與，它將上升時鐘沿之前保持一個建立時間的長度。主復位 (MR) 輸入端上的一個低電平將使其它所有輸入端都無效，非同步地清除寄存器，強制所有的輸出為低電平 。 18 4 軟件程序設計 1)主程序 19 2）有故障時對之前故障的判別 3）無故障時對之前故障的判別 20 1）數碼管顯示 SECOND EQU 10H MINUTE EQU 11H HOUR EQU 12H DAY EQU 13H MONTH EQU 14H WEEK EQU 15H YEARL EQU 16H ORG 0000H Ajmp START ORG 0003H ORG 0010H ORG 0030H START: MOV SECOND,00H MOV YEARL,14H MOV MONTH,5H MOV DAY,21H MOV HOUR,17H MOV MINUTE,58H MOV 30H,00H 21 MAIN: LCALL display LJMP $ DISPLAY: MOV SCON,0 MOV A,11H ANL A,07FH MOV B,16 DIV AB MOV 17H,B MOV