【正文】 CD 圖片1圖 12 線陣型 CCD 圖片　　由于生產(chǎn)技術(shù)的制約，單個面陣 CCD 的面積很難達到一般工業(yè)測量對視場的需求。線陣 CCD 的優(yōu)點是分辨力高，價格低廉，如 TCD1501D 型線陣 CCD，光敏像元數(shù)目為 5 000，像元尺寸為 7um7um7um (相鄰像元中心距 ),該線陣 CCD 一維成像長度 35 mm，可滿足大多數(shù)測量視場的要求，但要用線陣 CCD 獲取二維圖像，必須配以掃描運動，而且為了能確定圖像每一像素點在被測件上的對應(yīng)位置，還必須配以光柵等器件以記錄線陣 CCD 每一掃描行的坐標(biāo)。一般看來，這兩方面的要求導(dǎo)致用線陣 CCD 獲取圖像有以下不足：圖像獲取時間長，測量效率低；由于掃描運動及相應(yīng)的位置反饋環(huán)節(jié)的存在，增加了系統(tǒng)復(fù)雜性和成本；圖像精度可能受掃描運動精度的影響而降低，最終影響測量精度。 隨著科學(xué)技術(shù)的發(fā)展和數(shù)據(jù)采集系統(tǒng)的廣泛應(yīng)用，人們對數(shù)據(jù)采集傳輸系統(tǒng)的主要指標(biāo)，如采樣速度、分辨率、精度以及抗干擾能力等方面，都提出了越來越高的要求。在 CCD 應(yīng)用技術(shù)中，現(xiàn)代化測試技術(shù)和科學(xué)研究對 CCD 圖像采集系統(tǒng)的要求日益提高，隨著高速高性能數(shù)字信號處理器的出現(xiàn)，傳統(tǒng)的 CCD 圖像采集系統(tǒng)速度慢、處理功能簡單，已不能很好地滿足一些特殊要求，尤其在高速動態(tài)目標(biāo)的識別和實時快速檢測方面存在著 CCD 信號數(shù)據(jù)處理時間限制系統(tǒng)測量速度的瓶頸。因此，構(gòu)建高速線陣 CCD 圖像系統(tǒng)對被測圖像信息進行快速采樣、存儲及數(shù)據(jù)處理，是線陣 CCD 數(shù)據(jù)采集系統(tǒng)發(fā)展的新方向。 對于高速CCD圖像采集系統(tǒng)而言，驅(qū)動電路的設(shè)計和CCD輸出信號的采集處理是關(guān)鍵。早期的CCD驅(qū)動電路幾乎全部是由普通數(shù)字電路芯片實現(xiàn)的,需要焊接很多電子元件,導(dǎo)致整個電路體積較大、設(shè)計復(fù)雜且過于偏重于硬件的實現(xiàn)。其主要缺點是工作量大、調(diào)試?yán)щy、容易出錯和靈活性較差,特別是當(dāng)驅(qū)動電路工作在較高頻率時,干擾問題嚴(yán)重,系統(tǒng)工作不穩(wěn)定。目前有些驅(qū)動電路使用了單片機技術(shù)，但其功能簡單，靈活性、擴展性和實用性依然較差。而且要求開發(fā)者能熟練運用單片機，對匯編、C語言也要有相當(dāng)了解，開發(fā)難度較高，不利于CCD器件的進一步推廣?；?FPGA 設(shè)計的驅(qū)動電路是可編程的，與傳統(tǒng)的方法相比，其優(yōu)點是集成度高、速度快、可靠性好。如要改變驅(qū)動電路的時序，增加某些功能，僅需要對器件重新編程即可，在不改變?nèi)魏斡布那闆r下，即可實現(xiàn)驅(qū)動電路的更新?lián)Q代。利用 FPGA 豐富的 I/O 引腳和內(nèi)部邏輯資源，還可以在驅(qū)動 CCD 的同時，控制2ADC 器件來采集和處理 CCD 圖像傳感器的信號，并通過內(nèi)部緩存圖像信息、傳輸?shù)缴衔粰C做進一步的處理，從而實現(xiàn) CCD 驅(qū)動和圖像采集的一體化控制。 CCD 器件應(yīng)用發(fā)展現(xiàn)狀目前，CCD 圖像傳感器的發(fā)展現(xiàn)狀歸納起來有以下幾點:高分辨率隨著超大規(guī)模微細加工技術(shù)的發(fā)展，CCD 光敏元密度得到不斷的提高，器件分辨率越來越高。高速化隨著 CCD 像元數(shù)不斷增加，其工作頻率也需相應(yīng)提高。但如果時鐘脈沖變化太快將會導(dǎo)致所采集的光信號電荷無法進行轉(zhuǎn)移，因此電荷轉(zhuǎn)移速度成為 CCD 提高工作頻率的瓶頸。微型化超小型面陣 CCD 尺寸小，卻具有相當(dāng)高的分辨率，因此被廣泛地應(yīng)用于醫(yī)療內(nèi)窺、盲孔檢測等技術(shù)中。隨著國防科學(xué)、生物醫(yī)學(xué)工程的發(fā)展，超小型 CCD 像感器的需來越大。新型器件結(jié)構(gòu)為了提高 CCD 圖像傳感器的性能，擴大適用范圍，人們不斷地研究新的器件結(jié)信號的采集、處理方法，賦予 CCD 圖像傳感器更強的功能。在器件結(jié)構(gòu)方面，最引人注目的有幀內(nèi)線轉(zhuǎn)移 CCD(FITCCD)，亞電子噪聲 CCD（NSE CCD） 。此外，隨著VLSIMOS 工藝的日益完善，MOS 光電二極管陣列的發(fā)展前景也十分樂觀。拼接技術(shù)線陣 CCD 端到端拼接起來可得到極長的陣列和極高的分辨率。拼接技術(shù)可根據(jù)應(yīng)用需要靈活選擇拼接器件和拼接規(guī)模，這對軍事應(yīng)用、天文觀測、光譜分析等是特別有用的。尤其在對陸地和海洋的監(jiān)測、偵察和地球資源勘察等方面都是十分有價值的。 本論文的主要內(nèi)容本論文的主要內(nèi)容是實現(xiàn)以線陣 CCD 器件 TCD1501D 為圖像傳感器的圖像采集系統(tǒng)，以 FPGA 芯片為主控制處理器，負責(zé)方案確定以及軟硬件功能的具體實現(xiàn)，通過傳輸接口，在 PC 機上顯示采集到的圖像信息。3論文內(nèi)容具體包括：圖像采集系統(tǒng)的總體方案設(shè)計。包括：系統(tǒng)模塊的劃分以及系統(tǒng)解決方案確定。圖像采集系統(tǒng)的硬件設(shè)計(1) 線陣 CCD 驅(qū)動電路設(shè)計。(2) 模擬前端處理器（ AFE）配置電路設(shè)計。(3) 系統(tǒng) PCB 板設(shè)計。基于 FPGA 的邏輯電路設(shè)計利用 VHDL 語言完成線陣 CCD 的驅(qū)動時序模塊、模擬前端處理器（AFE ）配置時序模塊、內(nèi)部緩存 RAM 模塊以及總體控制模塊的設(shè)計。在以上硬件和軟件設(shè)計完成并仿真通過后，利用 EDA 工具對 FPGA 進行配置下載。硬件調(diào)試完成后，對整個圖像采集系統(tǒng)進行實物聯(lián)機調(diào)試。4第 2 章 系統(tǒng)總體設(shè)計 系統(tǒng)總體結(jié)構(gòu)圖像采集系統(tǒng)主要由照明系統(tǒng)、線陣 CCD 圖像傳感器、模擬前端處理器電路、數(shù)據(jù)緩存器及傳輸接口等組成，系統(tǒng)總體結(jié)構(gòu)圖如圖 21 所示。系統(tǒng)的主要功能是驅(qū)動 CCD 將被測對象的光學(xué)圖像轉(zhuǎn)換成模擬圖像信號，經(jīng)過 AFE 處理后轉(zhuǎn)換為數(shù)字信號緩存于 RAM 中，最后經(jīng)過適當(dāng)?shù)膫鬏斀涌诎巡杉瘓D像數(shù)據(jù)送入計算機中處理。照明系統(tǒng)被測對象模擬前端處理線陣C C D緩存器計算機傳輸接口邏輯控制圖 21 系統(tǒng)總體結(jié)構(gòu) 系統(tǒng)開發(fā)工具20 世紀(jì) 90 年代，國際上在電子和計算機技術(shù)方面較先進的國家，一直在積極探索新的電子電路設(shè)計方法，并在設(shè)計方法、工具等方面進行了徹底的變革，并取得了巨大成功。在電子技術(shù)設(shè)計領(lǐng)域，可編程邏輯器件(如 CPLD、FPGA)的應(yīng)用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設(shè)計帶來了極大的靈活性。這些器件可以通過軟件編程而能夠?qū)ζ溆布Y(jié)構(gòu)和工作方式進行重構(gòu)，從而使得硬件的設(shè)計可以如同軟件設(shè)計那樣方便快捷。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計方法、設(shè)計過程和設(shè)計觀念，促進了 EDA 技術(shù)的迅速發(fā)展。EDA 是電子設(shè)計自動化(Electronic Design Automation)的縮寫，在 20 世紀(jì) 90 年代初從計算機輔助設(shè)計(CAD)、計算機輔助制造(CAM)、計算機輔助測試(CAT)和計算機輔助工程(CAE) 的概念發(fā)展而來的。EDA 技術(shù)就是以計算機為工具，設(shè)計者在EDA 軟件平臺上，用硬件描述語言 HDL 或原理圖完成設(shè)計文件，然后由計算機自5動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。簡而言之，EDA 技術(shù)就是利用軟件程序和工具來設(shè)計并實現(xiàn)硬件產(chǎn)品。EDA 技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計的效率和可行性，并減輕了設(shè)計者的勞動強度。目前，EDA 技術(shù)已經(jīng)成為現(xiàn)代電子設(shè)計領(lǐng)域的基本手段，涵蓋印制電路板(PCB)設(shè)計、可編程邏輯器件開發(fā)、專用集成芯片設(shè)計以及系統(tǒng)驗證等諸多領(lǐng)域。 Protel DXP2021 簡介　 本 設(shè) 計 采 用 Protel DXP2021 來 完 成 整 個 系 統(tǒng) 的 硬 件 電 路 及 PCB 板 設(shè) 計 。Protel DXP2021 是 Altium 公 司 于 2021 年 推 出 的 最 新 版 本 的 電 路 設(shè) 計 軟 件 ， 該 軟件 能 實 現(xiàn) 從 概 念 設(shè) 計 ， 頂 層 設(shè) 計 直 到 輸 出 生 產(chǎn) 數(shù) 據(jù) 以 及 這 之 間 的 所 有 分 析 驗 證 和設(shè) 計 數(shù) 據(jù) 的 管 理 。 當(dāng) 前 比 較 流 行 的 Protel 9 Protel 99 SE， 就 是 它 的 前 期 版 本 。 　 　 Protel DXP 2021 已 不 是 單 純 的 PCB（ 印 制 電 路 板 ） 設(shè) 計 工 具 ， 而 是 由 多 個模 塊 組 成 的 系 統(tǒng) 工 具 ， 分 別 是 SCH（ 原 理 圖 ） 設(shè) 計 、 SCH（ 原 理 圖 ） 仿 真 、PCB（ 印 制 電 路 板 ） 設(shè) 計 、 Auto Router（ 自 動 布 線 器 ） 和 FPGA 設(shè) 計 等 ， 覆 蓋了 以 PCB 為 核 心 的 整 個 物 理 設(shè) 計 。 該 軟 件 將 項 目 管 理 方 式 、 原 理 圖 和 PCB 圖的 雙 向 同 步 技 術(shù) 、 多 通 道 設(shè) 計 、 拓 樸 自 動 布 線 以 及 電 路 仿 真 等 技 術(shù) 結(jié) 合 在 一 起 ，為 電 路 設(shè) 計 提 供 了 強 大 的 支 持 。 與 較 早 的 版 本 Protel99 相 比 ， Protel DXP 2021 不 僅 在 外 觀 上 顯 得 更 加 豪 華 、人 性 化 ， 而 且 極 大 地 強 化 了 電 路 設(shè) 計 的 同 步 化 ， 同 時 整 合 了 VHDL 和 FPGA 設(shè)計 系 統(tǒng) ， 其 功 能 大 大 加 強 了 。 FPGA 的常用開發(fā)工具本設(shè)計采用 Quartus II 開發(fā)軟件，其提供了一種與結(jié)構(gòu)無關(guān)的全集成化設(shè)計環(huán)境，使設(shè)計者能對 Altera 的各種產(chǎn)品系列方便地進行設(shè)計輸入、快速處理和器件編程。Quartus II 開發(fā)系統(tǒng)具有強大的處理能力和高度的靈活性，它的優(yōu)點主要表現(xiàn)在以下方面：與結(jié)構(gòu)無關(guān)：Quartus II 系統(tǒng)的編譯程序，支持 Altera 全部系列的 PLD 產(chǎn)品，提供與結(jié)構(gòu)無關(guān)的設(shè)計開發(fā)環(huán)境，具有強大的邏輯綜合與優(yōu)化功能。全集成化：Quartus II 的設(shè)計輸入、邏輯綜合、布局布線、仿真校驗和編程6下載等功能都全部集成在統(tǒng)一的開發(fā)環(huán)境下，可以加快動態(tài)開發(fā)和調(diào)試，縮短開發(fā)周期。硬件描述語言(HDL)： QuartusII 支持各種 HDL 輸入選項，包括VHDL，Verilog HDL 和 Altera 的硬件描述語言 AHDL。豐富的設(shè)計庫：Quartus II 提供豐富的庫單元供設(shè)計者調(diào)用，其中包括各類常用的基本數(shù)字器件，以及參數(shù)化的宏單元模塊(MegaFunction)。在本系統(tǒng)設(shè)計中，采用了國際上通用的 VHDL 語言對某些具有特定功能的邏輯模塊進行設(shè)計。VHDL(Very High Speed Integrated Circuit Hardware Description Language)，即甚高速集成電路硬件描述語言，已經(jīng)成為一個電子電路和系統(tǒng)的描述、建模、綜合的工業(yè)標(biāo)準(zhǔn)。它具有強大的語言結(jié)構(gòu)，可以用簡潔明確的代碼描述來進行復(fù)雜控制邏輯的設(shè)計。它具有多層次的設(shè)計描述功能，支持設(shè)計庫和可重復(fù)使用元件的生成。7第 3 章 系統(tǒng)硬件設(shè)計 系統(tǒng)硬件結(jié)構(gòu)系統(tǒng)主要完成的任務(wù)是將采集到的圖像數(shù)據(jù)傳輸?shù)接嬎銠C中處理，這一過程需要完善的硬件平臺作為保障才能將大量數(shù)據(jù)實時無誤的傳輸。該硬件平臺主要包括如下幾個部分:線陣 CCD 圖像傳感器、VSP5010 圖像數(shù)字轉(zhuǎn)換器、FPGA 最小系統(tǒng)，硬件結(jié)構(gòu)如圖 31 所示。線陣 CCD 圖像傳感器將采集到的圖像信號轉(zhuǎn)化成電壓信號輸出，然后經(jīng)過 VSP5010 對該信號進行模擬前端處理，最終轉(zhuǎn)換成數(shù)字信號。FPGA 是整個系統(tǒng)的控制核心，系統(tǒng)采用的是 Altera 公司 Cyclone 系列的 EP1C3 來產(chǎn)生線陣 CCD 圖像傳感器、模擬前端處理器的驅(qū)動脈沖和控制信號，并把VSP5010 輸出的數(shù)字圖像信號緩存于利用 IP 核(Intellectual Property core)產(chǎn)生的內(nèi)部雙口 RAM 緩存器中。F P G AE P 1 C 3A F EV S P 5 0 1 0電源配置電路 I O 接口電壓轉(zhuǎn)換7 4 L V C 1 6 2 4 5晶振C C DT C D 1 5 0 1 D圖 31 系統(tǒng)硬件結(jié)構(gòu)圖 CCD 硬件設(shè)計 CCD 工作原理 CCD 是基于金屬 —氧化物 —半導(dǎo)體技術(shù)的光電轉(zhuǎn)換器件，它是由很多光敏像元組成的，即在 P 型( 或 N 型)硅襯底的表面用氧化方法形成一層厚度約 的二氧化硅層，再在二氧化硅上蒸鍍一層金屬膜，并用光刻的方法制成柵狀電極。CCD 的基本工作步驟為：把入射光子轉(zhuǎn)變成電荷，把這些電荷轉(zhuǎn)移到輸出放大器上，并把電荷轉(zhuǎn)變成電壓或電流信號，使這些電壓或電流能被傳感器外的電路感知。當(dāng)柵極8施加正偏壓后，空穴被排斥，產(chǎn)生耗盡區(qū)，偏壓繼續(xù)增加，耗盡區(qū)將進一步向半導(dǎo)體內(nèi)延伸，將半導(dǎo)體電子吸引到表面，形成一層極薄但電荷濃度很高的反型層。CCD 中電荷從一個位置轉(zhuǎn)移到另一個位置，在開始時刻，有一些電荷存儲在偏壓為10V 的第一個電極下的勢阱中，其它電極上均加有大于閾值的較低電壓。經(jīng)過一定時刻后，各電極上的電壓發(fā)生變化，電荷包向右移動。將按一定規(guī)律變化的電壓(如外部的時鐘電壓)加到 CCD 各電極上，電極下的電荷包就沿半導(dǎo)體表面按一定方向轉(zhuǎn)移到輸出端，實現(xiàn)圖像的自掃描，從而將照射在 CCD 上的光學(xué)圖像轉(zhuǎn)換成電信號圖像，直接顯示圖像全貌。圖 32 是線陣 CCD 的結(jié)構(gòu)示意圖，可以看出器件主要有光敏區(qū)、轉(zhuǎn)移區(qū)、輸出單元這三部分組成。光敏區(qū)由 N 個光敏元排成一列，光敏單元始終進行光積分，當(dāng)轉(zhuǎn)移柵加高電平時，N 個光信號電荷包并行轉(zhuǎn)移到所對應(yīng)的那位 CCD 中，然后，轉(zhuǎn)移柵加低電平，轉(zhuǎn)移中斷，進行下一行積分。N 個電荷包