【正文】 它是 DSP芯片的核心，它有以下特點(diǎn)： (a) 采用多總線結(jié)構(gòu)，通過一組程序總線、三組數(shù)據(jù)總線和四組地址總線來實(shí)現(xiàn)。 (b) 40 位算術(shù)邏輯運(yùn)算單元 ALU，包括一個(gè) 40 位的桶形移位寄存器和兩個(gè)獨(dú)立的 40 位累加器。 (c) 17 17 位并行乘法器，與 40 位專用加法器相連，可用于進(jìn)行非流水線的單周期乘法 — 累加運(yùn)算。 (d) 比較、選擇、存儲單元，可用于 Viterbi 譯碼器的加法－比較－選擇運(yùn)算。 (e) 指數(shù)編碼器，是一個(gè)支持單周期指令 EXP 的專用硬件?？梢栽谝粋€(gè)周期內(nèi)計(jì)算 40 位累加器數(shù)值的指數(shù)。 (f) 配有兩個(gè)地址生成器，包括 8個(gè)輔助寄存器和 2個(gè)輔 助寄存器運(yùn)算單元。 (2)數(shù)據(jù)存儲器 RAM TMS320VC5416 有兩種片內(nèi)數(shù)據(jù)存儲器： (a) 雙尋址 RAM：在一個(gè)指令周期內(nèi)，可對其進(jìn)行兩次存取操作，一次讀出和一次寫入； 華東交通大學(xué)信息 學(xué)院課程設(shè)計(jì) 3 (b) 雙尋址 RAM：在一個(gè)指令周期內(nèi)，只能進(jìn)行一次存取操作。 (3) 程序存儲器 ROM TMS320VC5416 的程序存儲器可由 ROM 和 RAM 配置而成，程序空間可以定義在 ROM上，也可以定義在 ROM上。當(dāng)需要高速運(yùn)行程序時(shí)，可以將片外 ROM 中的程序調(diào)入到片內(nèi) RAM 中，以提高程序運(yùn)行速度。降低對外部 ROM 的要求，增強(qiáng)系統(tǒng)整體抗干擾性能。 (4) I/O 口 TMS320VC5416 芯片只有兩個(gè)通用 I/O 引腳 BIO 和 XF， BIO 主要用來監(jiān)測外部設(shè)備工作狀態(tài)，而 XF 用來發(fā)信號給外部設(shè)備。 另外，芯片還配有主機(jī)接口 HPI，同步串行口和 64K 字的 I/O 空間， HPI 和串行口通過控制，用做通用 I/O 口使用。而 64K字 I/O 空間可通過外加緩沖器或鎖存電路，配合外部 I/O讀寫控制時(shí)序構(gòu)成片外外設(shè)的控制電路。 (5) 定時(shí)器 定時(shí)器是一個(gè)軟件可編程計(jì)數(shù)器，用來產(chǎn)生定時(shí)中斷。定時(shí)器主要由定時(shí)寄存器TM，定時(shí)周期寄存器 PRD，定時(shí)控制寄存器 TCR 及相應(yīng)的邏 輯控制電路組成。其中寄存器 TIM、 PRD和 TCR都是存儲映象寄存器，它們在數(shù)據(jù)存儲器中的地址分別為 0024H、0025H 和 0026H。 TIM 是一個(gè)減 1 寄存器。 PRD用來存放定時(shí)時(shí)間常數(shù)。 TCR 中包含定時(shí)器的控制位和狀態(tài)位。 (6) 中斷系統(tǒng) TMS320VC5416 的中斷系統(tǒng)具有硬件中斷和軟件中斷。 硬件中斷：由外圍設(shè)備引起的中斷分為片外外設(shè)所引起的中斷和片內(nèi)外設(shè)所引起的中斷。 軟件中斷：有程序指令 INTR、 TRAP 和 RESET 所引起的中斷。中斷管理優(yōu)先級為11— 16個(gè)固定級，有 4 種工作方式。 (7) 主 機(jī)接口 HPI HPI 是一個(gè)與主機(jī)通信的并行接口，主要用于 DSP 與其他總線或 CPU 進(jìn)行通信，信息可通過 TMS320VC5416 的片內(nèi)存儲器與主機(jī)進(jìn)行數(shù)據(jù)交換。不同型號的器件配置不同的 HPI 口，可分為 8 位標(biāo)準(zhǔn) HPI 口、 8 位增強(qiáng)型 HPI 接口和 16 位增強(qiáng)型 HPI 接口。 (8) 指令系統(tǒng) 支持單指令重復(fù)和塊指令重復(fù)；支持存儲器塊傳送指令；支持 32 位長操作數(shù)指令；具有支持 2 操作數(shù)或 3操作數(shù)的讀指令；具有能并行存儲和并行加載的算術(shù)指令；支持條件存儲指令及中斷快速返回指令。 (9) 片外圍電路 具有軟件可編程等待狀態(tài)發(fā)生器 ；設(shè)有可編程分區(qū)轉(zhuǎn)換邏輯電路；帶有內(nèi)部震蕩華東交通大學(xué)信息 學(xué)院課程設(shè)計(jì) 4 器或外部時(shí)鐘源的片內(nèi)鎖相環(huán)發(fā)生器；支持全雙工操作的串行口，可進(jìn)行 8 位或 16位串行通信。 語音編碼芯片的選擇 從適應(yīng)語音信號頻率、滿足實(shí)時(shí)性、降低成本、簡化設(shè)計(jì)的要求出發(fā)，本系統(tǒng)選擇 TLV320AIC23。 AIC23 工作電壓 伏特，能在數(shù)字和模擬電壓下工作，與TMS320VC5416 的 I/O 電壓相兼容，其控制接口和數(shù)字接口與 DSP 的 MCBSP 端口能夠無縫連接。 AIC23 的模數(shù)轉(zhuǎn)換（ ADCs）和數(shù)模轉(zhuǎn)換（ DACs）部件高度集成在芯片內(nèi)部，采用了先進(jìn) 的 Sigma－ delta 過采樣技術(shù)，可以在 8K 到 96K 的頻率范圍內(nèi)提供16bit、 20bit、 24bit 和 32bit 的采樣， ADC 和 DAC 的輸出信噪比分別可以達(dá)到 90dB 和 100dB[1]。 系統(tǒng)硬件設(shè)計(jì) AIC23 有獨(dú)立的控制接口和數(shù)字接口?？刂瓶谟糜诮邮湛刂破鞯拿钭郑瑪?shù)據(jù)接口與 DSP 完成語音數(shù)據(jù)的交換。 AIC23 的工作時(shí)鐘由外接的一個(gè) 的晶振提供，同時(shí)該晶振也為 DSP 提供工作時(shí)鐘。 DSP 的工作時(shí)鐘是 5 倍頻后的時(shí)鐘：。本系統(tǒng)用到了利用 DSP 的 MCBSP0 和 MCBSP1，分別與 AIC23 的控制和數(shù)據(jù)接口相連。 DSP 與 AIC23 的接口電路如圖 2 音頻控制接口 MCBSP1 接 AIC23 的控制接口。 AIC23 提供 SPI 和 I2C 兩種控制接口方式。該器件的模式終端狀態(tài) (MODE)決定了控制接口的形式。本設(shè)計(jì)將 MODE 引腳接高，選擇SPI 方式。 AIC23 的控制口主要是為了接收 DSP 的控制字，因此這里 DSP 的 MCBSP1 作為主器件。 AIC23 有許多可編程特性，其內(nèi)部有 11 個(gè) 9 位可編程控制寄存器， DSP 通過 MCBSP1 來訪問這些控制寄存器。 SDIN 為串行數(shù)據(jù)輸入端，它接收 DSP 串行數(shù)據(jù)，數(shù)據(jù)字長 16 位，其中高 7 位為地址信息，低 9 位為 AIC23 的命令字。 SCLK 為控制端口串行數(shù)據(jù)時(shí)鐘輸入， DSP 串口的采樣率發(fā)生器對 CPU 時(shí)鐘分頻后得到串口華東交通大學(xué)信息 學(xué)院課程設(shè)計(jì) 5 的發(fā)送時(shí)鐘 BCLKX1=，產(chǎn)生的時(shí)鐘通過 SCLK 引腳驅(qū)動(dòng) AIC23。 音頻數(shù)據(jù)接口 DSP 與 AIC23 的數(shù)據(jù)交換是通過串口 0 實(shí)現(xiàn)的。其中 MCBSP 多通道緩沖串口數(shù)據(jù)的接收是通過三級 緩沖完成的 [2]，即引腳 DR 上的數(shù)據(jù)先到達(dá)移位寄存器 RSR，當(dāng)收到一個(gè)滿字之后數(shù)據(jù)被裝載到數(shù)據(jù)接收寄存器 RBR 中，最后數(shù)據(jù)才被拷貝到接收數(shù)據(jù)寄存器 DRR 中。 DSP 通過串口 0 接收 AIC23 采集的語音數(shù)字信號，并且在回放模式下，通過串口將語音信號傳送給 AIC23。這時(shí)音頻芯片為主器件，給 DSP 提供幀同步和時(shí)鐘信號。 AIC23 芯片與數(shù)字系統(tǒng)的接口有右判斷模式、左判斷模式、 I2S 模式和 DSP 模式四種數(shù)據(jù)格式。數(shù)字音頻接口由時(shí)鐘信號 BCLK、數(shù)據(jù)信號 DIN 和 DOUT、同步信號LRCIN 和 LRCOUT 組成。由于 DSP 的 MCBSP 接口與該芯片的 DSP 模式相兼容，因此該音頻模塊采用了 DSP 模式?，F(xiàn)對 DSP 模式進(jìn)行說明。該音頻處理模塊采用的是 DSP 作為從設(shè)備， AIC23 為主設(shè)備。 DSP 模式下的數(shù)據(jù)格式為：發(fā)送、接收幀長度為 2 個(gè)字，每個(gè)字長 16 位。幀同步信號有效后跟著是兩個(gè)數(shù)據(jù)字。 AIC23 作為數(shù)據(jù)接口的主器件，為 DSP 提供發(fā)送接收時(shí)鐘，以及幀同步信號，在幀同步信號的下降沿開始傳送數(shù)據(jù)，左通道數(shù)據(jù)組成了首先傳送的數(shù)據(jù)字，緊接著傳送右通道的數(shù)據(jù)。傳送字長 32 位，其中左通道數(shù)據(jù) 16 位，右通道數(shù)據(jù) 16 位。BCLK 在主動(dòng)方式下是輸出，而在從動(dòng)方式下是輸入。在 LRCIN 或 LRCOUT 的下降沿開始數(shù)據(jù)傳輸。 DSP 為了接收正確的語音數(shù)據(jù)，應(yīng)該將串口的數(shù)據(jù)格式配置為與AIC23 相同。幀同步脈沖高電平有效。接收、發(fā)送時(shí)鐘 CLKR、幀同步信號由外部時(shí)鐘驅(qū)動(dòng)。其中幀同步信號寬度是 1 個(gè) BCLK 時(shí)鐘寬度。幀周期為 32 個(gè) BCLK 時(shí)鐘。在 CLKR 的上升沿，發(fā)送或采樣接收數(shù)據(jù)。 DSP 模式下的數(shù)據(jù)傳輸時(shí)序入下： 語音數(shù)據(jù)存儲模塊 考慮到存儲器芯片的容量、系統(tǒng) 供電、以及對語音信號的讀取速率。本系統(tǒng)采用了具有 32MX8 位存儲空間的 K9F5608 Nandflash。 Nandflash 以容量大價(jià)格低的優(yōu)勢被廣泛應(yīng)用在便攜式設(shè)備中。同時(shí) Nandflash 存儲器在寫入時(shí)需要復(fù)雜的操作命令，這樣確保了數(shù)據(jù)寫入的正確性。 K9F5608 有 8 位 I/O 端口，地址、命令字以及數(shù)據(jù)華東交通大學(xué)信息 學(xué)院課程設(shè)計(jì) 6 復(fù)用這 8 位 I/O 端口。它采用復(fù)雜的操作順序來區(qū)分地址、命令、數(shù)據(jù)信息。 DSP 采集到的 32 位語音數(shù)據(jù)通過外部數(shù)據(jù)總線的低 8 位分 4 次，從左聲道的高 8 位到右聲道的低 8 位依次寫入 Nandflash。 液晶屏顯示模塊 對于 DSP 來講 LCD 是典型的慢速設(shè)備，如果僅僅靠設(shè)置 DSP 等待周期寄存器，在訪問外部 I/O 時(shí)最多只能插入 14 個(gè)等待周期，這點(diǎn)延時(shí)對 DSP 來說是遠(yuǎn)遠(yuǎn)不夠的。因此，需要在 DSP 與 LCD 之間加入時(shí)序控制電路。與 Nandflash 模塊類似，液晶屏、 Nandflash 與 DSP 的接口電路由 CPLD 來完成，液晶屏占用 DSP 兩個(gè) I/O 地址，分別是命令和數(shù)據(jù)地址。 DSP 對 I/O 空間的操作由地址線、數(shù)據(jù)線和三根信號線 IOSTRB、 R/W 和 IS 來完成 [4] 。 CPLD 根據(jù) DSP 給出的讀寫信號以及地址信號，產(chǎn)生液晶屏的片選、讀寫信號、以及鍵盤的掃描信號 。 第 3 章 軟件設(shè)計(jì) 系統(tǒng)的軟件開發(fā)環(huán)境是 TI 公司的 DSP 集成開發(fā)環(huán)境 CCS 。 CCS 提供了軟件開發(fā)、程序調(diào)試和系統(tǒng)仿真環(huán)境。 CCS 不但能支持匯編語言，而且還支持 C/C++語言進(jìn)行軟件開發(fā)。 CCS 提供的 C 編譯器能優(yōu)化代碼，提高 C 程序的運(yùn)行效率