【正文】 次。該器件采用 ATMEL 高密度非易失存儲器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的 MCS51 指令集和輸出管腳相兼容。由于將多功能 8 位 CPU 和閃爍存儲器組合在單個芯片中， ATMEL 的 AT89C51 是一種高效微控制器， AT89C2051 是它的一種精簡版本。 AT89C 單片機(jī)為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案。 主要特性 與 MCS51 兼容 4K 字節(jié)可編程閃爍存儲器 壽命： 1000 寫 /擦循環(huán) 數(shù)據(jù)保留時間： 10 年 全靜態(tài)工作： 0Hz24Hz 三級程序存儲器鎖定 128*8 位內(nèi)部 RAM 32 可編程 I/O 線 兩個 16 位定時器 /計(jì)數(shù)器 5 個中斷源 9 可編程串行通道 低功耗的閑置和掉電模式 片內(nèi)振蕩器和時 鐘電路 管腳說明 VCC：供電電壓。 GND：接地。 P0 口： P0 口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8TTL 門電流。當(dāng)P1 口的管腳第一次寫 1 時，被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時， P0 口作為原碼輸入口，當(dāng)FIASH 進(jìn)行校驗(yàn)時， P0 輸出原碼，此時 P0 外部必須被拉高。 P1 口： P1 口是一個內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門電流。 P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入， P1 口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH 編程和校驗(yàn)時，P1 口作為第八位地址接收。 P2 口： P2 口為一個內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個 TTL 門電流，當(dāng) P2 口被寫 “1” 時，其管腳被內(nèi)部上拉電 阻拉高，且作為輸入。并因此作為輸入時， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2 口當(dāng)用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進(jìn)行存取時， P2口輸出地址的高八位。在給出地址 “1” 時，它利用內(nèi)部上拉優(yōu)勢，當(dāng)對外部八位地址數(shù)據(jù)存儲器進(jìn)行讀寫時， P2 口輸出其特殊功能寄存器的內(nèi)容。 P2 口在 FLASH 編程和校驗(yàn)時接收高八位地址信號和控制信號。 P3 口： P3 口管腳是 8 個帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個 TTL門電流。當(dāng) P3 口寫入 “1” 后，它們被內(nèi)部上拉為高電平，并用作輸入。作為 輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 P3 口也可作為 AT89C51 的一些特殊功能口，如下表所示： 口管腳 備選功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷 0） /INT1（外部中斷 1） T0（記時器 0 外部輸入） T1（記時器 1 外部輸入） /WR（外部數(shù)據(jù)存儲器寫選通） /RD（外部數(shù)據(jù)存儲器讀選通） P3 口同時為閃爍編程和編程校驗(yàn)接收一些控制信號。 RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時，要保持 RST 腳兩個機(jī)器周期的高電平時間。 ALE/PROG：當(dāng)訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲器時，將跳過一個 ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時， ALE 只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另外， 該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。 /PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機(jī)器周期兩次 /PSEN 有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的 /PSEN 信號將不出現(xiàn)。 /EA/VPP：當(dāng) /EA 保持低電平時，則在此期間外部程序存儲器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲器。注意加密方式 1 時， /EA 將內(nèi)部鎖定為 RESET；當(dāng) /EA端保持高電平時，此間內(nèi)部程序存儲器。在 FLASH 編程期間，此引腳也用于施加 12V編程電源（ VPP）。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。 XTAL2：來自反向振蕩器的輸出。 8255 簡介 8255 是 Intel 公司生產(chǎn)的可編程并行 I/O 接口芯片，有 3 個 8 位并行 I/O口。具有 3 個通道 3 種工作方式的可編程并行接口芯片（ 40 引腳）。 其各口功能可由 軟件 選擇，使用靈活，通用性強(qiáng)。 8255 可作為單片機(jī)與多種外設(shè)連接時的中間接口電路。 11 8255 作為主機(jī)與外設(shè)的連接芯片，必須提供與主機(jī)相連的 3 個總線接口，即數(shù)據(jù)線、地址線、控制線接口。同時必須具有與外設(shè)連接的接口 A、 B、 C 口。由于 8255 可編程 ,所以必須具有邏輯控制部分，因而 8255 內(nèi)部結(jié)構(gòu)分為 3 個部分：與 CPU 連接部分、與外設(shè)連接部 分、控制部分。 DAC0832 簡介 DAC0832 是 8 分辨率的 D/A 轉(zhuǎn)換集成芯片。與微處理器完全兼容。這個 DA 芯片以其價(jià)格低廉、接口簡單、轉(zhuǎn)換控制容易等優(yōu)點(diǎn)，在單片機(jī)應(yīng)用系統(tǒng)中得到廣泛的應(yīng)用。D/A 轉(zhuǎn)換器由 8 位輸入鎖存器、 8 位 DAC 寄存器、 8 位 D/A 轉(zhuǎn)換電 路及轉(zhuǎn)換控制電路構(gòu)成。 特性介紹 * 分辨率為 8 位； * 電流穩(wěn)定時間 1us； * 可單緩沖、雙緩沖或直接數(shù)字輸入； * 只需在滿量程下調(diào)整其線性度； * 單一電源供電（ +5V～ +15V）； * 低功耗， 200mW。 管腳介紹 * D0～ D7： 8 位數(shù)據(jù)輸入線， TTL 電平，有效時間應(yīng)大于 90ns(否則鎖存器的數(shù)據(jù)會出錯 )； * ILE：數(shù)據(jù)鎖存允許控制信號輸入線，高電平有效； * CS：片選信號輸入線（選通數(shù)據(jù)鎖存器），低電平有效； * WR1：數(shù)據(jù)鎖存器寫選通輸入線，負(fù)脈沖（脈寬 應(yīng)大于 500ns）有效。由 ILE、 CS、WR1 的邏輯組合產(chǎn)生 LE1，當(dāng) LE1 為高電平時，數(shù)據(jù)鎖存器狀態(tài)隨輸入數(shù)據(jù)線變換，LE1 的負(fù)跳變時將輸入數(shù)據(jù)鎖存； * XFER：數(shù)據(jù)傳輸控制信號輸入線，低電平有效，負(fù)脈沖（脈寬應(yīng)大于 500ns）有效； * WR2： DAC 寄存器選通輸入線，負(fù)脈沖（脈寬應(yīng)大于 500ns）有效。由 WR XFER的邏輯組合產(chǎn)生 LE2，當(dāng) LE2 為高電平時， DAC 寄存器的輸出隨寄存器的輸入而變化， LE2 的負(fù)跳變時將數(shù)據(jù)鎖存器的內(nèi)容打入 DAC 寄存器并開始 D/A 轉(zhuǎn)換。 * IOUT1：電流輸出端 1，其值隨 DAC 寄存器的內(nèi)容線性變化； * IOUT2：電流輸出端 2，其值與 IOUT1 值之和為一常數(shù)； * Rfb：反饋信號輸入線，改變 Rfb 端外接電阻值可調(diào)整轉(zhuǎn)換滿量程精度； * Vcc：電源輸入端， Vcc 的范圍為 +5V～ +15V； * VREF：基準(zhǔn)電壓輸入線， VREF 的范圍為 10V～ +10V； * AGND：模擬信號地 * DGND：數(shù)字信號地 數(shù)碼管顯示原理 我們最常用的是七段式和八段式 LED 數(shù)碼，八段比七段多了一個小數(shù)點(diǎn)，其他的基本相同。所謂的八段是指數(shù)碼管里有八個小 LED 發(fā)光二極管，通 過控制不同的LED 的亮滅來顯示出不同的字形。數(shù)碼管又分為共陰極和共陽極兩種類型，其實(shí)共陰極就是將八個 LED 的陰極連在一起。讓其接地，這樣給任何一個 LED 得另一端高電平，它便能點(diǎn)亮。二共陽極就是將八個 LED 的陽極連在一起。其原理圖如下。 引腳圖 共陰極 共陽極 其中引腳圖的兩個 COM 端連在一起，是公共端，而共陰數(shù)碼管要將其接地，共陽極將其接正 5V 電源。一個八段數(shù)碼管成為一位，多個數(shù)碼管并列在一起可構(gòu)成多位數(shù)碼管，它們的段 選線（即 a,b,c,d,e,f,g,dp）連在一起，而各自的公共端稱為位選線。顯示時，都從段選線送入字符編碼，而選中哪個位選線，那個數(shù)碼管便會被點(diǎn)亮。數(shù)碼管的八段，對應(yīng)一個字節(jié)的八位， a 對應(yīng)最低位， dp 對應(yīng)最高位。所以如果想讓數(shù)碼管顯示數(shù)字 0，那么共陰數(shù)碼管的字符編碼為 00111111，即 0x3f：共陽數(shù)碼管的字符編碼為 11000000，即 0xc0。可以看出兩個編碼的各位正好相反。如下圖 13 第四章 硬件設(shè)計(jì) 硬件原理框圖 硬件原理方框圖如圖 所示。 圖 硬件原理 框圖 主控電路 AT89C51 單處機(jī)內(nèi)部設(shè)置兩個 16 位可編程的 定時器 /計(jì)數(shù)器 T0 和 T1，它們具有計(jì)數(shù)器方式和定時器方式兩種工作方式及 4 種工作模式。在波形發(fā)生器中，將其作定時器使用，用它來精確地確定波形的兩個采樣點(diǎn)輸出之間的延遲時間。模式 1 采用的是 16 位計(jì)數(shù)器，當(dāng) T0 或 T1 被允許計(jì)數(shù)后，從初值開始加計(jì)數(shù)，最高位產(chǎn)生溢出時向 CPU 請求中斷。 中斷系統(tǒng)是使處理器具有對外界異步事件的處理能力而設(shè)置的。當(dāng)中央處理器CPU 正在處理某件事的時候外界發(fā)生了緊急事件，要求 CPU 暫停當(dāng)前的工作，轉(zhuǎn)而去處理這個緊急事 件。在波形發(fā)生器中，只用到片內(nèi)定時器／計(jì)數(shù)器溢出時產(chǎn)生的中斷請求，即是在 AT89C51 輸出一個波形采樣點(diǎn)信號后，接著啟動定時器，在定時器未產(chǎn)生中斷之前， AT89C51 等待，直到定時器計(jì)時結(jié)束，產(chǎn)生中斷請求， AT89C51響應(yīng)中斷，接著輸出下一個采樣點(diǎn)信號，如此循環(huán)產(chǎn)生所需要的信號波形 [6]。 如圖 所示， AT89C51 從 P0 口接收來自鍵盤的信號，并通過 P2 口輸出一些控制信號，將其輸入到 8155 的信號控制端，用于控制其信號的輸入、輸出。如果有鍵按下，則在讀控制端會產(chǎn)生一個讀信號，使單片機(jī)讀入信號。如果有信 號輸出，則在寫控制端產(chǎn)生一個寫信號，并將所要輸出的信號通過 8155 的 PB 口輸出，并在數(shù)碼管上顯示出來。 圖 主控電路圖 數(shù) /模轉(zhuǎn)換電路 AT89C51 單片機(jī)控制兩片 DAC0832 的原理圖 因?yàn)?AT89C51 單片機(jī)自身便有一個 64K 的程序存儲器，所 以不用擴(kuò)展外加程序存儲器。由單片機(jī)編程即可由單片機(jī)輸出所需要信號的數(shù)字量，再由 D/A 轉(zhuǎn)換器將數(shù)字量轉(zhuǎn)化為模擬電流輸出，通過運(yùn)放轉(zhuǎn)化為模擬電壓輸出。 輸出 基準(zhǔn)電壓 AT89C51 單片機(jī) DAC0832 DAC0832 15 D/A 數(shù)模轉(zhuǎn)換器的最大輸出電壓是由其輸入的基準(zhǔn)電壓來控制的，所以只要能控制 D/A 的基準(zhǔn)電壓便可以控制輸出幅度，實(shí)現(xiàn)幅度可調(diào)。所以設(shè)計(jì)用兩片 DAC0832來輸出信號，第一片 D/A 用來輸出信號，第二片 D/A 用來控制第一片 D/A 的基準(zhǔn)點(diǎn)壓。其中用 P0 口作為兩片 D/A 的數(shù)據(jù)總線， P2 口的 和 口用來控制兩片D/A 的選通。 該文選用價(jià)格低廉、接口簡單、轉(zhuǎn)換控制 容易并具有 8 位分辨率的數(shù)模轉(zhuǎn)換器 。 DAC0832。 DAC0832 主要由 8 位輸入寄存器、 8 位 DAC 寄存器、 8 位 D/A 轉(zhuǎn)換器以及輸入控制電路四部分組成。但實(shí)際上， DAC0832 輸出的電量也不是真正能連續(xù)可調(diào)，而是以其絕對分辨率為單位增減，是準(zhǔn)模擬量的輸出。 DAC0832 是電流型輸出，在應(yīng)用時外接運(yùn)放使之成為電壓型輸出。 由圖 可知， DAC0832 的片選地址為 7FFFH，當(dāng) P25 有效時，若 P0 口向其送的數(shù)據(jù)為 00H， 則 U1 的輸出電壓為 0V。若 P0 口向其送