【正文】 ，南北方向?yàn)?B 車(chē)道，每次通行時(shí)間為 30 秒；； 2．換向時(shí)要有 5 秒的黃燈期； 3．時(shí)鐘指示燈每秒亮一次 方案論證與設(shè)計(jì) 整個(gè)設(shè)計(jì)以 AT89C51 單片機(jī)為核心， 設(shè)計(jì)流程如圖 系統(tǒng)硬件設(shè)計(jì) 芯片的介紹 AT89C51 簡(jiǎn)介 南北綠燈亮，東西紅燈亮，延時(shí) 南北黃燈閃爍，東西紅燈亮，延時(shí) 南北紅燈亮，東西綠燈亮，延時(shí) 南北紅燈亮，東西黃燈閃爍，延時(shí) 開(kāi) 始 設(shè)置定時(shí)，顯示初始化 AT89C51 是一種帶 4K 字節(jié) FLASH 存儲(chǔ)器 （ FPEROM— Flash Programmable and Erasable Read Only Memory）的低電壓、高性能 CMOS 8 位微處理器，俗稱(chēng) 單片機(jī) 。 AT89C2051 是一種帶 2K 字節(jié)閃存可編程可擦除 只讀存儲(chǔ)器 的單片機(jī)。單片機(jī)的可擦除只讀存儲(chǔ)器可以反復(fù)擦除 1000 次。該器件采用ATMEL 高密度非易失存儲(chǔ)器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的 MCS51 指令集和輸出管腳相兼容。由于將多功能 8 位 CPU和閃爍存儲(chǔ)器組合在單個(gè)芯片中，ATMEL的 AT89C51 是一種 高效微控制器， AT89C2051 是它的一種精簡(jiǎn)版本。AT89C單片機(jī)為很多 嵌入式控制系統(tǒng) 提供了一種靈活性高且價(jià)廉的方案。外形及引腳排列如圖所示 主要特性： 1． P0 口 P0 口有八條端口線，命名為 ～ ，其中 ， 為高位。每條線的結(jié)構(gòu)組成如圖 所示。它由一個(gè)輸出鎖存器，兩個(gè)三12345678910111213141516171819204039383736353433323130292827262524232221(T2) P 1 . 0(T 2 E X ) P 1 . 1P 1 . 2P 1 . 3P 1 . 4P 1 . 5P 1 . 6P 1 . 7R S T( R X D ) P 3 . 0( T X D ) P 3 . 1( T 0 ) P 3 . 4( T 1 ) P 3 . 5X T A L 2X T A L 1G N D( T N T 0 ) P 3 . 2( T N T 1 ) P 3 . 3( W R ) P 3 . 6( R D ) P 3 . 7VCCP 0 . 0 ( A D 0 )P 0 . 1 ( A D 1 )P 0 . 2 ( A D 2 )P 0 . 3 ( A D 3 )P 0 . 4 ( A D 4 )P 0 . 5 ( A D 5 )P 0 . 6 ( A D 6 )P 0 . 7 ( A D 7 )P 2 . 7 ( A 1 5 )P 2 . 6 ( A 1 4 )P 2 . 5 ( A 1 3 )P 2 . 4 ( A 1 2 )P 2 . 3 ( A 1 1 )P 2 . 2 ( A 1 0 )P 2 . 1 ( A 9 )P 2 . 0 ( A 8 )E A / VPPA L E / P R O GP S E NP 1 . 5P 1 . 6P 1 . 7R S T( R X D ) P 3 . 0NC( T X D ) P 3 . 1( I N T 0 ) P 3 . 2( I N T 1 ) P 3 . 3( T 0 ) P 3 . 4( T 1 ) P 3 . 5P 0 . 4 ( A D 4 )P 0 . 5 ( A D 5 )P 0 . 6 ( A D 6 )P 0 . 7 ( A D 7 )E A / VPPNCA L E / P R O GP S E NP 2 . 7 ( A 1 5 )P 2 . 6 ( A 1 4 )P 2 . 5 ( A 1 3 )7891011121314151617393837363534333231302918 19 20 21 22 23 24 25 26 27 28P1.4P1.3P1.2P1.1(T2EX)P1.0(T2)NC VCCP0.0(AD0)P0.1(AD1)P0.2(AD2)P0.3(AD3)(WR)P3.6(RD)P3.7XTAL2XTAL1GNDNC(A8)P2.0(A9)P2.1(A10)P2.2(A11)P2.3(A12)P2.46 5 4 3 2 144 43 42 41 40(a ) (b )DCLP 0 .X鎖存器M U XT2T1VCC控制地址 / 數(shù)據(jù)讀鎖存器內(nèi)部總線寫(xiě)鎖存器讀引腳P 0 .X態(tài)緩沖器，輸出驅(qū)動(dòng) 電路和輸出控制電路組成。 P0 口是一個(gè)三態(tài)雙向 I/O口，它有兩種不同的功能，用于不同的工作環(huán)境。第一個(gè)功能是作普通 I/O口，另一種是當(dāng)系統(tǒng)外擴(kuò)存儲(chǔ)器時(shí)， P0 口作系統(tǒng)擴(kuò)展后的 數(shù)據(jù)總線口和地址總線口分時(shí) 使用，首先輸出低 8 位的地址 A7～ A0，作地址總線；然后輸入或輸出數(shù)據(jù)，作數(shù)據(jù)總線。 P1 口 口有八條端口線，命名為 ～ ，每條線的結(jié)構(gòu)組成如圖 所示。 P1 口是一個(gè)準(zhǔn)雙向口，只作普通的 I/O 口使用，其功能與 P0 口的第一功能相同。作輸出口使用時(shí)，由于其內(nèi)部有上拉電阻，所以不 需外接上拉電阻；作輸入口使用時(shí)，必須先向鎖存器寫(xiě)入 “1”，使場(chǎng)效應(yīng)管 T 截止，然后才能讀取數(shù)據(jù)。 P2 口 P2 口有八條端口線，命名為 ～ ，每條線的結(jié)構(gòu)如圖 所示。 P2 口也是一個(gè)準(zhǔn)雙向口，它有兩種使用功能：一種是當(dāng)系統(tǒng)不擴(kuò)展外部存儲(chǔ)器時(shí)，作普通 I/O 口使用，其功能和原理與 P0 口第一功能相同，只是作為輸出口時(shí)不需外接上拉電阻；另一種是當(dāng)系統(tǒng)外擴(kuò)存儲(chǔ)器時(shí)， P2 口作系統(tǒng)擴(kuò)展的地址總線口使用，輸出高 8 位的地址 A7～ A15，與 P0DCLP 1 .X鎖存器讀 鎖 存 器內(nèi) 部 總 線寫(xiě) 鎖 存 器讀引腳VCCP 1 .XTDCLP 2 .X鎖 存 器M U XTVCC控制內(nèi) 部 上 拉 電 阻讀 鎖 存 器內(nèi) 部 總 線寫(xiě) 鎖 存 器讀 引 腳P 2 .X地址口第二功能輸出的低 8 位地址相配合，共同訪問(wèn)外部 程序或數(shù)據(jù)存儲(chǔ)器 (64 KB)，但它只確定地址并不能像 P0 口那樣還可以傳送存儲(chǔ)器的讀寫(xiě)數(shù)據(jù)。 P3 口 P3 口有八條端口線，命名為 ～ ，每條線的結(jié)構(gòu)如圖 所示。 P3 口是一個(gè)多用途的準(zhǔn)雙向口。第一功能是作普通 I/O 口使用，其功能和原理與 P1 口相同。第二功能是作控制和特殊功能口使用，這時(shí)八條端口線所定義的功能各不相同，如表 所示。 RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時(shí)，要保持 RST 腳兩個(gè)機(jī)器周期的高電平時(shí)間。 ALE/PROG：當(dāng)訪問(wèn)外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平DCLP 3 .X鎖存器讀 鎖 存 器內(nèi) 部 總 線寫(xiě) 鎖 存 器讀引腳VCCP 3 .XT內(nèi) 部 上 拉 電 阻第 二 輸 出 功 能