【正文】 AM 數(shù)據(jù)存儲(chǔ)器。 （ 2） 2 個(gè) 16 位定時(shí) /計(jì)數(shù)器（定時(shí)器溢出時(shí) ， P89LPC901 的定時(shí)器 0 可配置為觸發(fā)一個(gè)端口輸出或 /可作為 PWM 輸出）。 （ 3） 23 位的系統(tǒng)定時(shí)器，可用作實(shí)時(shí)時(shí)鐘。 （ 4） P89LPC901 有一個(gè)模擬比較器。 （ 5）增強(qiáng)型 UART。具有波特率發(fā)生器、間隔檢測(cè)、幀錯(cuò)誤檢測(cè)、自動(dòng)地址識(shí)別和通用的中斷功能。 （ 6） 高精度的內(nèi)部 RC 振蕩器時(shí)不需要外接振蕩器件。可選擇 RC 振蕩器（出廠校準(zhǔn)為177。 1﹪）選項(xiàng)并且其頻率可進(jìn)行很好的調(diào)節(jié)。 （ 7） 操作電壓 VDD 范圍為 ～ 。 I/O 口可承受 5V（可上拉或驅(qū)動(dòng)到 ） 。工業(yè)級(jí)應(yīng)用中，它們的引出 管腳為 8 和 4 腳對(duì)應(yīng)的 VDD、 VSS 和復(fù)位腳。 （ 8） 選擇片內(nèi)振蕩和片內(nèi)復(fù)位時(shí)可多達(dá) 6 個(gè) I/O 口。 （ 9） 8 腳 SO8 封裝。 3. 附加特性 （ 1）當(dāng)操作頻率為 18MHz 時(shí)，除乘法和除法指令外，高速 80C51 CPU 的指令執(zhí)行時(shí)間為 111~222ns（操作頻率在 12MHz 時(shí)為 167ns~333ns）。同一時(shí)鐘頻率下，其速度為標(biāo)準(zhǔn) 80C51 器件的 6 倍。只需要較低的時(shí)鐘頻率即可達(dá)到同樣的性能，這樣無疑降低了功耗和 EMI。 （ 2）在應(yīng)用中編程（ IAPLite）和字節(jié)擦寫功能使得程序存儲(chǔ)器可用于非 易失性 ?？粕厴I(yè)設(shè)計(jì)（論文） 4 數(shù)據(jù)的存儲(chǔ)。 （ 3）串行 Flash 在電路編程（ ICP）允許利用商用 EPROM 編程器實(shí)現(xiàn)簡(jiǎn)單代碼的編程。 Flash 保密位可防止程序被讀出。 （ 4）看門狗定時(shí)器具有片內(nèi)獨(dú)立振蕩器，無需外接元件。看門狗定時(shí)器預(yù)分頻器有 8 種選擇。 （ 5）低電壓復(fù)位（掉電檢測(cè)）可在電源故障時(shí)使系統(tǒng)安全關(guān)閉。該功能也可配置為一個(gè)中斷。 （ 6）空閑和兩種不同的掉電節(jié)電模式。提供從掉電模式中喚醒功能（低電平鍵盤中斷輸入喚醒） 。典型的掉電電流為 1181。A（比較器關(guān)閉時(shí)的完全掉電狀態(tài)） 。 （ 7）低電平復(fù)位。使用片內(nèi)上電復(fù)位時(shí)不 需要外接元件。復(fù)位計(jì)數(shù)器和復(fù)位干擾抑制電路可防止虛假和不完全的復(fù)位。另外還提供軟件復(fù)位功能。 （ 8）通過用戶可編程 Flash 配置位來選擇片內(nèi)振蕩器的頻率范圍。振蕩器選項(xiàng)支持的頻率范圍為 20KHz~18MHz。 （ 9）看門狗定時(shí)器具有獨(dú)立的片內(nèi)振蕩器，無需外接元件。看門狗預(yù)分頻器有 8 種選擇。 （ 10）可編程 I/O 口輸出模式：準(zhǔn)雙向口、開漏輸出、推挽輸出和僅為輸入。 （ 11）端口“輸入模式匹配”檢測(cè)。當(dāng) P0 口管腳的值與一個(gè)可編程的模式匹配或者不匹配時(shí)，可產(chǎn)生一個(gè)中斷。 （ 12）所有口線均有 LED 驅(qū)動(dòng)能 力（ 20mA）。但整個(gè)芯片有一個(gè)最大值的限制。 （ 13）可控制口線輸出斜率以降低 EMI，輸出最小跳變時(shí)間約為 10ns。 （ 14）當(dāng)選擇片內(nèi)復(fù)位時(shí)， P89LPC901 只需連接電源和地。 （ 15） 4 個(gè)中斷優(yōu)先級(jí)。 （ 16） 2 個(gè)（ P89LPC901）鍵盤中斷輸入。 （ 17）雙數(shù)據(jù)指針（ DPTR） 。 （ 18）施密特觸發(fā)端口輸入。 功能框圖 P89LPC901 的結(jié)構(gòu)框圖， 如圖 21 ?？粕厴I(yè)設(shè)計(jì)（論文） 5 圖 21 P89LPC901 功能圖 管腳配置 圖 22 為 P89LPC901 管腳配置 SO8 圖 22 P89LPC901 管腳配 置 管腳描述 管腳描述如表 1 所示： 專科生畢業(yè)設(shè)計(jì)（論文） 6 表 1 管腳描述 ?？粕厴I(yè)設(shè)計(jì)（論文） 7 6. 邏輯符號(hào) 圖 23 P89LPC901 的邏輯符號(hào) 功能描述 增強(qiáng)型 CPU P89LPC901 采用增強(qiáng)型 80C51 CPU，其運(yùn)行速度是標(biāo)準(zhǔn) 80C51 的 6 倍。一個(gè)機(jī)器周期由 2 個(gè) CPU 時(shí)鐘周期組成，大多數(shù)指令執(zhí)行時(shí)間為 1 到 2 個(gè)機(jī)器周期。 時(shí)鐘 時(shí)鐘定義 P89LPC901 的幾個(gè)內(nèi)部時(shí)鐘定義如下： 1） OSCCLK－輸入 到 DIVM 分頻器的時(shí)鐘。 OSCCLK 可選擇 4 個(gè)時(shí)鐘源之一，也可降低到較低的頻率。注： fosc 定義為 OSSCLK 頻率 。 2） CCLK－ CPU 時(shí)鐘；時(shí)鐘分頻器的輸出。每個(gè)機(jī)器周期包含 2 個(gè) CCLK 周期，大多數(shù)指令執(zhí)行時(shí)間為 1 到 2 個(gè)機(jī)器周期（ 2 到 4 個(gè) CCLK 周期）。 3） RCCLK－內(nèi)部 RC 振蕩器輸出。 4） PCLK－用于不同外圍器件的時(shí)鐘，為 CCLK/2。 CPU 時(shí)鐘 (OSCCLK) P89LPC901 提供幾個(gè)可由用戶選擇的振蕩器選項(xiàng)來產(chǎn)生 CPU 時(shí)鐘。這樣就滿足了從高精 度到低成本的不同需求。這些選項(xiàng)在對(duì) Flash 進(jìn)行編程時(shí)配置，包括片內(nèi)看門狗振蕩器和片內(nèi) RC 振蕩器。 P89LPC901 還可選 擇使用外部晶振的振蕩器或外部時(shí)鐘源。晶振可選擇低、中或高頻晶振， 頻率范圍為 20KHz 到 12MHz。 低頻振蕩器選項(xiàng) 此選項(xiàng)支持 20KHz～ 100KHz 的外部晶振，同時(shí)也支持陶瓷諧振器。 中頻振蕩器選項(xiàng) 此選項(xiàng)支持 100KHz～ 4MHz 的外部晶振，同時(shí)也支持陶瓷諧振器。 高頻振蕩器選項(xiàng) 此選項(xiàng)支持 4MHz～ 18MHz 外部晶振， 同時(shí)也支 持陶瓷諧振器。 當(dāng)使用頻率高于 12MHz 的振蕩器時(shí)，必須使能 的復(fù)位輸入功能。上電時(shí)，需要一個(gè)外部電路使器件保持復(fù)位狀態(tài)，直至 VDD 到達(dá)指定的電平。當(dāng)系統(tǒng)電源被移走時(shí)， ?？粕厴I(yè)設(shè)計(jì)（論文） 8 VDD 將降至低于指定的最低工作電壓。在某些使用頻率高于 12MHz 的振蕩器的應(yīng)用中，當(dāng) VDD 降至低于指定的最低工作電壓時(shí)，需要一個(gè)外部掉電檢測(cè)電路使器件保持復(fù)位狀態(tài)。如果 CCLK 是 8MHz 或更低， CLKLP SFR 位（ ）可設(shè) 置成‘ 1’來降低功耗。復(fù)位時(shí)， CLKLP 為‘ 0’，允許實(shí)現(xiàn)最高性能。如果CCLK 運(yùn) 行在 8MHz 或更低的頻率時(shí)，該位可以在軟件當(dāng)中置位。 時(shí)鐘輸出 P89LPC901 支持可由用戶選擇的時(shí)鐘輸出功能。當(dāng)不使用晶振時(shí)，可從XTAL2/CLKOUT 輸出時(shí)鐘。要實(shí)現(xiàn)該功能的前提是已選擇另外的時(shí)鐘源（片內(nèi)RC 振蕩器、看門狗振蕩器或 X1 腳輸入的外部時(shí)鐘）并且沒有使用晶振作為實(shí)時(shí)時(shí)鐘的時(shí)鐘源。這樣可使外部器件與 P89LPC901 同步。時(shí)鐘輸出的使能通過置位TRIM 寄存器中的 ENCLK 位實(shí)現(xiàn)。該時(shí)鐘輸出的頻率為 CCLK/2。如果在空閑模式中不需要輸出時(shí)鐘，那么可在進(jìn)入空閑模式之前將該 功能關(guān)閉以降低功耗。 片內(nèi) RC 振蕩器選項(xiàng) P89LPC901 具有一個(gè) 6 位 TRIM 寄存器，可對(duì) RC 振蕩器的頻率進(jìn)行調(diào)整。在復(fù)位時(shí)， TRIM 的值初始化為出廠時(shí)預(yù)編程值以將振蕩器頻率調(diào)整為 ，177。%。用戶程序可修改 TRIM 寄存器將 RC 振蕩器調(diào)整為其它頻率。如果 CCLK 是 8MHz 或更低， CLKLP SFR 位（ ）可設(shè)置成‘ 1’來降低功耗。復(fù)位時(shí)， CLKLP 為‘ 0’，允許實(shí)現(xiàn)最高性能。如果 CCLK 運(yùn)行在 8MHz 或更低的頻率時(shí)，該位可以在軟件當(dāng)中置位。 看門狗振蕩器選項(xiàng) 看門狗具有一個(gè)獨(dú)立的振蕩器，其頻率為 400KHz。在不需要使用高頻振蕩器時(shí)，可使用該振蕩器降低功耗。 外部時(shí)鐘輸入選項(xiàng) (P89LPC901) 在此配置中， 提供 CPU 時(shí)鐘的外部時(shí)鐘源從 XTAL1/ 腳輸入。 頻率可從 0Hz到 18MHz。 XTAL2/ 腳可作為標(biāo)準(zhǔn) I/O 口或者時(shí)鐘輸出。當(dāng)使用頻率高于 12MHz 的振蕩器時(shí)，必須使能 的復(fù)位輸入功能。 上電時(shí)，需要一個(gè)外部電路使器件保持復(fù)位狀態(tài)，直至 VDD 到達(dá)指定的電平。當(dāng)系統(tǒng)電源被移走時(shí)， VDD 將降至低于指定的最低工作電壓。在某些使用頻率高于 12MHz 的振蕩器的應(yīng)用中，當(dāng) VDD 降至低于指定的最低工作電壓時(shí)，需要一個(gè)外部掉電檢測(cè)電路使器件保持復(fù)位狀態(tài)。 振蕩器控制框圖如圖 24 所示： ?？粕厴I(yè)設(shè)計(jì)（論文） 9 圖 24 振蕩器控制框圖 比較器 P89LPC901 有 1 個(gè)模擬比較器，當(dāng)正向輸入電壓大于反向輸入時(shí)（可選擇外部管腳輸入或內(nèi)部參考電壓），輸出信號(hào)為“ 1” （可從寄存器中讀出），反之則輸出為“ 0” 。每個(gè)比較器都可配置為當(dāng)輸出發(fā)生改變時(shí)產(chǎn)生中斷。 比較器總的連接方式如圖 5 所 示?！斑壿媹D” 。比較器的最低工作電壓為VDD=。當(dāng)每個(gè)比較器剛被使能時(shí)，比較器輸出和中斷標(biāo)志需要 10 微秒的穩(wěn)定時(shí)間，在這段時(shí)間里，相應(yīng)的比較器中斷不應(yīng)使能，并且在使能中斷以前必須清零相應(yīng)的比較器中斷標(biāo)志，以避免立即響應(yīng)中斷服務(wù)。 比較器禁能時(shí)比較器輸出 COx 變?yōu)楦唠娖健Ｈ绻容^器為低電平時(shí)被禁能，比較器從低到高的跳變將置位比較器標(biāo)志 CMFx。如果比較器中斷被使能，產(chǎn)生中斷。因此，用戶在禁能比較器前應(yīng)先關(guān)閉比較器中斷。另外，比較器被禁止后，應(yīng)將比較器標(biāo)志 CMFx 清除。 內(nèi)部參考電壓 當(dāng) 使用單個(gè)比較器輸入管腳時(shí)，內(nèi)部參考電壓發(fā)生器可提供一個(gè)默認(rèn)的參考電壓。參考電壓的值為 Vref = 177。 10%。 比較器中斷 比較器配置寄存器中有一個(gè)比較器中斷標(biāo)志位。當(dāng)比較器輸出狀態(tài)改變時(shí)中斷標(biāo)志位置位，此標(biāo)志位可通過軟件查詢或用于產(chǎn)生一個(gè)中斷。 比較器和節(jié)電模式 在掉電模式或空閑模式下，比較器可以繼續(xù)保持使能狀態(tài)。但在完全掉電模式下，比較器被自動(dòng)禁止。 專科生畢業(yè)設(shè)計(jì)（論文） 10 當(dāng)比較器中斷使能時(shí)（完全掉電模式除外） ，比較器輸出發(fā)生改變時(shí)將會(huì)產(chǎn)生一個(gè)中斷并將處理器喚醒。當(dāng)比較器輸出到管腳 使能時(shí)，此管腳應(yīng)該配置為推挽輸出模式以便在掉電工作模式下獲得較快的開關(guān)速度。這樣做是因?yàn)楫?dāng)振蕩器停止后，打開準(zhǔn)雙向口不會(huì)產(chǎn)生正常情況下的短時(shí)強(qiáng)上拉。 比較器在掉電或空閑狀態(tài)下所消耗的電流和正常操作模式下相同。當(dāng)系統(tǒng)功耗是一個(gè)重要的指標(biāo)時(shí)，就必須將比較器的功耗考慮在內(nèi)。若要降低功耗，用戶可通過 禁止比較器，或?qū)⑵骷O(shè)置為完全掉電模式。 比較器輸入和輸出的鏈接圖如圖 5： 圖 25 比較器輸入和輸出的鏈接 I/O 口 P89LPC901 有 3～ 6 個(gè) I/O 管腳， 、 、 、 、 和 。I/O 口的具體數(shù)目取決于選擇的時(shí)鐘和復(fù)位方式，見表 2。 表 2 可用的 I/O 口數(shù)目 I/O 口配置 ?？粕厴I(yè)設(shè)計(jì)（論文） 11 除了 1 個(gè)口以外， P89LPC901 其他所有的 I/O 口均可由軟件配置成 4 種輸出類型之一。四種輸出類型分別為：準(zhǔn)雙向口 (標(biāo)準(zhǔn) 8051 輸出模式 )，推挽，開漏輸出或僅為輸入功能。每個(gè)口配置 2 個(gè)控制寄存器控制每個(gè)管腳輸出類型。 ( RST )只能作為輸入口，無法進(jìn)行配置。 準(zhǔn)雙向口輸出配置 準(zhǔn)雙向口輸出類型可用作輸出和輸入 功能而不需重新配置口線輸出狀態(tài)。這是因?yàn)楫?dāng)口線輸出為邏輯高電平時(shí)驅(qū)動(dòng)能力很弱，允許外部裝置將其拉低。當(dāng)管腳輸出為低時(shí)，它的驅(qū)動(dòng)能力很強(qiáng)，可吸收相當(dāng)大的電流。準(zhǔn)雙向口除了有三個(gè)上拉晶體管適應(yīng)不同的需要外，其特性和開漏輸出有些相似。 P89LPC901 為 3V 器件，但管腳可承受 5V 電壓（除 XTAL1 和 XTAL2 外）。在準(zhǔn)雙向口模式中，如果用戶在管腳加上 5V 電壓，將會(huì)有電流從管腳流向VDD，這將導(dǎo)致額外的功率消耗。因此，建議不要在準(zhǔn)雙向口模式中向管腳施加5V 電壓。 準(zhǔn)雙向口帶有一個(gè)施密特觸發(fā)輸入 以及一個(gè)干擾抑制電路。 開漏輸出配置 當(dāng)口線鎖存器為‘ 0’時(shí)， 開漏輸出關(guān)閉所有的上拉晶體管而僅驅(qū)動(dòng)下拉晶體管。作為一個(gè)邏輯輸出時(shí)，這種配置方式必須有外部上拉，一般通過電阻外接到VDD。開漏端口帶有一個(gè)施密特觸發(fā)輸入以及一個(gè)干擾抑制電路