片機(jī)課程設(shè)計--節(jié)日彩燈控制器的設(shè)計-文庫吧
2025-05-15 08:19 本頁面
【正文】 ，詳細(xì)闡述了程序的各個模塊和實現(xiàn)過程。本設(shè)計以數(shù)字集成電路技術(shù)為基礎(chǔ)，單片機(jī)技術(shù)為核心。本文編寫的主導(dǎo)思想是軟硬件相 結(jié)合，以硬件為基礎(chǔ)，來進(jìn)行各功能模塊的編寫。同時對控制系統(tǒng)進(jìn)行了仿真，實驗結(jié)果表明該系統(tǒng)可以成功的控制彩燈。 2 2 系統(tǒng)簡介 總體設(shè)計方案說明 以單片機(jī)為核心，設(shè)計一個節(jié)日彩燈控制器。 (1)— 開始，按此鍵則燈開始流動（由上而下）； (2)— 停止，按此鍵則停止流動，所有燈為暗；(3)— 上，按此鍵則燈由上向下流動； (4)— 下，按此鍵則燈由下向上流動。 單片機(jī)系統(tǒng)組成方框圖 AT89S51 單片機(jī)的片內(nèi)硬件組成結(jié)構(gòu) AT89S51 單片機(jī)介紹 VCC：電源。 GND：接地。 P0 口： P0 口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8TTL 門電流。當(dāng)P1 口的管腳第一次寫 1 時，被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時， P0 口作為原碼輸入口，當(dāng) FIASH 進(jìn)行校驗時， P0 輸出原碼，此時 P0 外部必須被拉高。 3 AT89S51 引腳圖 P1 口： P1 口是一個內(nèi) 部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門電流。 P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入， P1口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH編程和校驗時， P1 口作為第八位地址接收。 P2 口： P2 口為一個內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個 TTL 門電流，當(dāng) P2 口被寫“ 1”時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2 口當(dāng)用于外部程序存儲器或 16 位地址外部 數(shù)據(jù)存儲器進(jìn)行存取時， P2 口輸出地址的高八位。在給出地址“ 1”時，它利用內(nèi)部上拉優(yōu)勢，當(dāng)對外部八位地址數(shù)據(jù)存儲器進(jìn)行讀寫時， P2 口輸出其特殊功能寄存器的內(nèi)容。P2 口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。 P3 口： P3 口管腳是 8 個帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個TTL 門電流。當(dāng) P3 口寫入 “1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 P3 口也可作為 AT89C52 的一些特殊功能口，如下表所示： 4 口管腳備選功 能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷 0） /INT1（外部中斷 1） T0（記時器 0 外部輸入） T1（記時器 1 外部輸入） /WR（外部數(shù)據(jù)存儲器寫選通） /RD（外部數(shù)據(jù)存儲器讀選通） P3 口同時為閃爍編程和編程校驗接收一些控制信號。 RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時，要保持 RST 腳兩個機(jī)器周期的高電平時間。 ALE/PROG：當(dāng)訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1