【正文】 本設(shè)計(jì)是基于單片機(jī)控制的 PWM 直流電機(jī)調(diào)速系統(tǒng)，系統(tǒng)以 AT89C52 單片機(jī)為核心，以 2A、 1000r/min 小 直流電機(jī)為控制對(duì)象， L298N 為 H 橋驅(qū)動(dòng)芯片實(shí)現(xiàn)速度、電流反饋雙閉環(huán)。采用 PID 控制算法，調(diào)節(jié) PWM 占空比從而控制電機(jī)兩端電壓，以達(dá)到調(diào)速的目的。用 4*3 鍵盤輸入有關(guān)控制信號(hào)及參數(shù)，可以實(shí)現(xiàn)電機(jī)的啟制動(dòng)、正反轉(zhuǎn)、速度調(diào)節(jié)。并在 4 位 LED 上實(shí)時(shí)顯示輸入?yún)?shù)及動(dòng)態(tài)轉(zhuǎn)速。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明說（畢業(yè)論文） 2 第二章 系統(tǒng)硬件電路的設(shè)計(jì) 系統(tǒng)總體設(shè)計(jì) 系統(tǒng)總體設(shè)計(jì)框圖 本設(shè)計(jì)的任務(wù)是基于單片機(jī)控制的 PWM 直流電機(jī)調(diào)速系統(tǒng)，系統(tǒng)以單片機(jī)為核心，以 小 直流電機(jī)為控制對(duì)象，實(shí)現(xiàn)速度、電流反饋雙閉環(huán)、采用 PID 控制算法。方便的人機(jī)對(duì)話接口，用鍵盤輸入有關(guān)控制信號(hào)及參數(shù)，可以實(shí)現(xiàn)電機(jī)的啟制動(dòng)、正反轉(zhuǎn)、速度調(diào)節(jié)。并在 LED 上實(shí)時(shí)顯示輸入?yún)?shù)及動(dòng)態(tài)轉(zhuǎn)速。因此整個(gè)系統(tǒng)大致包括五部分：?jiǎn)纹瑱C(jī)、顯示電路、鍵盤電路、驅(qū)動(dòng)電路、檢測(cè)電路。【 1】 根據(jù)設(shè)計(jì)任務(wù)，提出如圖 所示的硬件電路組成框圖。 圖 單片機(jī) 的選擇及其簡(jiǎn)介 本設(shè)計(jì)選用了 AT89C52 單片 機(jī) 【 2】 ，下面對(duì)它進(jìn)行介紹。圖 給出了At89C52 的芯片引腳結(jié)構(gòu)。 at89c52 單片機(jī)是美國(guó) ATMEL 公司生產(chǎn)的低電壓，高性能 CMOS 8 位單片機(jī)，片內(nèi)含 8K bytes 的可反復(fù)擦寫的 Flash 只讀程序存儲(chǔ)器和 256bytes 的隨機(jī)數(shù)據(jù)存儲(chǔ)器（ RAM），器件采用 ATMEL 公司的高密度，非易失性存儲(chǔ)技術(shù)生產(chǎn)，與標(biāo)準(zhǔn)MCS51 指令系統(tǒng)及 8052 產(chǎn)品引腳兼容。功能強(qiáng)大的 at89c52 單片機(jī)適合于許多較為復(fù)雜 的 控制應(yīng)用場(chǎng)合。 （ 1） At89C52 主要性能參數(shù) 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明說（畢業(yè)論文） 3 ① 與 Mcs51產(chǎn)品指令和 引腳 完全兼容。 ② 8 字節(jié)可重擦寫 FLASH 閃速存儲(chǔ)器 ③ 1000 次擦寫周期 ④ 全靜態(tài)操作： 0HZ24MHZ ⑤ 三級(jí)加密程序存儲(chǔ)器 ⑥ 256X8 字節(jié)內(nèi)部 RAM ⑦ 32 個(gè)可編程 I/0 口線 ⑧ 3 個(gè) 16 位定時(shí)／計(jì)數(shù)器 ⑨ 8 個(gè)中斷源 ⑩ 可編程串行 UART 通道 、 低功耗空閑和掉電模式 （ 2） At89C52 功能特性 AT89C52 提供以下標(biāo)準(zhǔn)功能： 8字節(jié) FLASH 閃速存儲(chǔ)器， 256 字 節(jié) 內(nèi)部 RAM , 32個(gè) I/O 口線， 3 個(gè) 16 位定時(shí)／計(jì)數(shù)器，一個(gè) 6向量?jī)杉?jí)中斷結(jié)構(gòu)，一個(gè)全雙工串行通信口，片內(nèi)振蕩器及時(shí)鐘電路。同時(shí)， AT89c52 可降至 OHz的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電 工 作模式。空閑方式停止 CPU 的工作，但允許 RAM，定時(shí)／計(jì)數(shù)器．串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電方式保存 RAM 中的內(nèi)容，但振蕩器停止工作并禁止其它所有部件工作直到下一個(gè)硬件復(fù)位 . 圖 AT89C52 引腳圖 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明說（畢業(yè)論文） 4 （ 3） At89C52 部分 引腳 功能說明 ① XTAL1：片內(nèi)晶振電路反相放大器的輸入端． ② XTAL2：片內(nèi)晶振電路反相放大器的輸出端。 ③ P0： P0 口是一組 8位漏極開路型雙向 I/O 口，即地址 /數(shù)據(jù)總線復(fù)用口。作為輸出口用時(shí)．每位能 以 吸收電流的方式驅(qū)動(dòng) 8 個(gè) TTL 邏輯門電路，對(duì)端口 P0 寫“1” 時(shí)，可作為高阻抗輸入端用。 在訪問外部數(shù)據(jù)存儲(chǔ)器或程序存儲(chǔ)器時(shí)，這組口線分時(shí)轉(zhuǎn)換地址（低 8位）和數(shù)據(jù)總線復(fù)用，在訪問期間激活內(nèi)部上拉電阻。 在 FLASH 中 編程時(shí)， P0 口接收指令字節(jié)，而在程序校驗(yàn)時(shí)，輸出指令字節(jié)，校驗(yàn)時(shí)，要求外接上拉電阻。 ④ P1 口： P1 是一個(gè)帶內(nèi)部上拉電阻的 8位雙向 I/O 口， Pl的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流） 4 個(gè) TTL 邏輯門電路。對(duì)端口寫“ 1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口。作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻某個(gè) 引腳 被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流。與 AT89C51 不同之處是， 和 還可分別作為定時(shí) /計(jì)數(shù)器 2 的外部計(jì)數(shù)輸入（ ）和外部觸發(fā)輸入（ ) , FLASH 編程和程序校驗(yàn)期間， Pl接收低 8位地址。 ⑤ P2 口： P2 是一個(gè)帶有內(nèi)部上拉電阻的 8位雙向 I/O口， P2 的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流） 4個(gè) TTL邏輯電路。對(duì)端口 P2寫“ 1” ，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口，作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè) 引腳 被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流。 在訪問外部程序存儲(chǔ)器或 16位地址的外部數(shù)據(jù)存儲(chǔ)器（例如執(zhí)行 MOvx@DPTR 指令）時(shí)， P2 送出高 8 位地址數(shù)據(jù)。在訪問 8 位地址的外部數(shù)據(jù)存儲(chǔ)器、如執(zhí)行 MOVX@RI 指令）時(shí)， P2口輸出 P2 鎖存器的內(nèi)容。 FLASH 編程或校驗(yàn)時(shí)， P2亦接收高位地址和一些控制信號(hào)。 ⑥ P3 口： P3口是一組帶有內(nèi)部上拉電阻的 8位雙向 I/O 口。 P3口輸出緩沖級(jí)可驅(qū)動(dòng) (吸收或輸出 電流） 4 個(gè) TTL 邏輯門電路。對(duì) P3 口寫入“ 1”時(shí)，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。此時(shí)，被外部拉低的 P3 口將用上拉電阻輸出電流。 P3 口除了作為 I/0 口線外，更重要的用途是它的第二功能，如表 所示。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明說（畢業(yè)論文） 5 此外， P3 口還接收一些用于 FLASH 閃速存儲(chǔ)器編程和程序校驗(yàn)的控制信號(hào)。⑦ RST：復(fù)位輸入。當(dāng)振蕩器工作時(shí)， RST 引腳 出現(xiàn)兩個(gè)機(jī)器周期以上高電平將使單片機(jī)復(fù)位。 表 端口引腳 第二功能 RXD（串行輸入口〕 TXD（串行輸出口〕 INTO（外中斷 0〕 INTO（外中斷 l) TO （定時(shí)／計(jì)數(shù)器 0 ) Tl （定時(shí)／計(jì)數(shù)器 l ) WR（外部數(shù)據(jù)存儲(chǔ)器寫選通） RD（外部數(shù)據(jù)存儲(chǔ)器讀選通） ⑧ ALE/PROG:當(dāng)訪問外部程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器時(shí)， ALE(地址鎖存允許）輸出脈沖用于鎖存 地址的低 8位字節(jié)．一般情況下， ALE 仍以時(shí)鐘振蕩頻率的 1/6輸出固定的脈沖信號(hào)，因此它可對(duì)外輸出時(shí)鐘或用于定時(shí)目的。要注意的是：每當(dāng)訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)將跳過一個(gè) ALE 脈沖。 對(duì) Flash 存儲(chǔ)器編程期間，該 引腳 還用于輸入編程脈沖 (PROG)。如有必要，可通過對(duì)特殊功能寄存器（ SFR）區(qū)中的 8EH 單元的 D0位置位．可禁止 ALE 操作。該位置位后，只有一條 MOVX 和 MOVC 指令才能將 ALE 激活 ,此外，該 引腳 會(huì)被微弱拉高，單片機(jī)執(zhí)行外部程序時(shí)，應(yīng)設(shè)置 ALE 禁止位無效。 ⑨ PSEN：程序儲(chǔ)存允許 PSEN 輸出是外部程序存儲(chǔ)器的讀選通信號(hào)，當(dāng) AT89C52由外部程序存儲(chǔ)器取指令（或數(shù)據(jù)）時(shí)，每個(gè)機(jī)器周期兩次 PSEN 有效，即輸出兩個(gè)脈沖。在此期間，當(dāng)訪問外部數(shù)據(jù)存儲(chǔ)器，將跳過兩次 PSEN 信號(hào)。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明說（畢業(yè)論文） 6 ⑩ EA/VPP：外部訪問允許。欲使 CPU 僅訪問外部程序存儲(chǔ)器 (地址為0000HFFFFH ) , EA 端必須保持低電平 (接地）． 需注意的是：如果加密位 LBI被編程，復(fù)位時(shí)內(nèi)部會(huì)鎖存 EA端狀態(tài)。如 EA 端為高電平（接 Vcc 端） , CPU 則執(zhí)行內(nèi)部程序存儲(chǔ)器中的指令。 flash 存儲(chǔ)器編程時(shí)，該 引腳 加上 +12V 的編程允許電源 VPP ，當(dāng)然這必須是該器件是使用 12V 編程電壓 VPP 。 （ 4） AT89C52 特殊功能寄存器 在 AT89C52片內(nèi)存儲(chǔ)器中， 80HFFH共 128個(gè)單元為特殊功能寄存器（ SFE ) 。并非所有的地址都被定義，從 80HFFH 共 128 個(gè)字節(jié)只有一部分被定義，還有相當(dāng)一部分沒有定義。對(duì)沒有定義的單元讀寫將是無效的，讀出的數(shù)位將不確定，而寫入的數(shù)據(jù)也將丟失。 不應(yīng)將數(shù)據(jù) 1寫入未定義的單元，由于這些單元在將來的產(chǎn)品中可能賦予新的功能。在這種情況下，復(fù)位后這些單元數(shù)值總是“ 0”。 （ 5） AT89C52 單片機(jī)擴(kuò)展電路及分析 AT89C52 提供以下標(biāo)準(zhǔn)功能： 8字節(jié) FLASH 閃速存儲(chǔ)器， 256 字 節(jié) 內(nèi)部 RAM , 32個(gè) I/O 口線， 3 個(gè) 16 位定時(shí)／計(jì)數(shù)器，一個(gè) 6向量?jī)杉?jí)中斷結(jié)構(gòu)，一個(gè)全雙工串行通信口，片內(nèi)振蕩器及 時(shí)鐘電路。 由于 AT89C52 具有 256 字節(jié)內(nèi)部 RAM。 對(duì)本設(shè)計(jì)已經(jīng)足夠使用，因此不需要再擴(kuò)展外部數(shù)據(jù)存儲(chǔ)器。但本設(shè)計(jì)需外擴(kuò)I/O 接口，因此采用 8255 擴(kuò)展外部 I/O 口。因?yàn)閱纹瑱C(jī)的Ｐ 0口是數(shù)據(jù)總線和低八位地址線共用的，所以需要使用地址鎖存器 74ＨＣ 373。由此將Ｐ 0 口地址送于 74ＨＣ 373 鎖存，以便下一時(shí)刻，Ｐ０口傳送數(shù)據(jù)。 其他芯片簡(jiǎn)介 8255 的簡(jiǎn)介【 3】 8255 是 一個(gè)并行輸入 /輸出的 LSI 芯片 ,多功能的 I/O 器件 ,可作為 CPU 總線與外圍的接口 .它 具 有 24 個(gè)可編程設(shè)置的 I/O 口 ,即 3 組 8 位的 I/O 口 ， 為 PA口 ,PB 口和 PC 口 .它們又可分為兩組 12 位的 I/O 口 ,A 組包括 A 口及 C 口 (高 4位 ,PC4~PC7),B 組包括 B 口及 C 口 (低 4 位 ,PC0~PC3).A 組可設(shè)置為基本的 I/O口 ,閃控 (STROBE)的 I/O 閃控式 ,雙向 I/O3 種模式 。B 組只能設(shè)置為基本 I/O 或閃控式 I/O 兩種模式 ,而這些操作模式完全由控制寄存器的控制字決定 。 圖 給出了 8255 芯片引腳結(jié)構(gòu) . 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明說（畢業(yè)論文） 7 8255 引腳功能 ① RESET:復(fù)位輸入線，當(dāng)該輸入端外 接 高電平時(shí)，所有內(nèi)部寄存器 (包括控制 寄存器 )均被清除，所有 I/O口均被置成輸入方式。 圖 8255 引腳圖 ② CS:芯片選擇信號(hào)線，當(dāng)這個(gè)輸入引腳為低電平時(shí) ,即 /CS=0 時(shí) ,表示芯片被選中，允許 8255 與 CPU進(jìn)行通訊 。/CS=1 時(shí) ,8255 無法與 CPU 做數(shù)據(jù)傳輸 . ③ RD:讀信號(hào)線，當(dāng)這個(gè)輸入引腳為低電平時(shí) ,即 /RD=0 且 /CS=0 時(shí) ,允許 8255通過數(shù)據(jù)總線向 CPU 發(fā)送數(shù)據(jù)或狀態(tài)信息，即 CPU 從 8255 讀取信息或數(shù)據(jù)。 ④ WR:寫入信號(hào)，當(dāng)這個(gè)輸入引腳為低電平時(shí) ,即 /WR=0 且 /CS=0 時(shí) ,允許 CPU 將數(shù)據(jù)或控制字寫入 8255。 ⑤ D0～ D7:三態(tài)雙向數(shù)據(jù)總線， 8255 與 CPU 數(shù)據(jù)傳送的通道，當(dāng) CPU 執(zhí)行輸入輸出指令時(shí)，通過它實(shí)現(xiàn) 8 位數(shù)據(jù)的讀 /寫操作，控制字和狀態(tài)信息也通過數(shù)據(jù)總線傳送。 ⑥ PA0～ PA7:端口 A輸入輸出線，一個(gè) 8 位的數(shù)據(jù)輸出鎖存器 /緩沖器， 一個(gè) 8位的數(shù)據(jù)輸入鎖存器。 ⑦ PB0～ PB7:端口 B輸入輸出線，一個(gè) 8 位 的 I/O 鎖存器， 一個(gè) 8位的輸入輸出緩沖器。 ⑧ PC0～ PC7:端口 C輸入輸出線，一個(gè) 8 位的數(shù)據(jù)輸出鎖存器 /緩沖器， 一個(gè) 8位的數(shù)據(jù)輸入緩沖器。端口 C可以通過工作方式設(shè)定而分成 2個(gè) 4 位的端口， 每?jī)?nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明說（畢業(yè)論文） 8 個(gè) 4 位的端口包含一個(gè) 4位的鎖存器，分別與端口 A和端口 B配合使用，可作為控制信號(hào)輸出或狀態(tài)信號(hào)輸入端口。 8255 有 4 個(gè)內(nèi)部緩存器，分別是 A 端口緩存器、 B 端口緩存器、 C 端口緩存器及控制緩存器。 當(dāng)微電腦要讀寫 8255 的內(nèi)部緩存器時(shí)，必須利用 A1 及 A0 指定要對(duì)那一個(gè)暫器進(jìn)行讀寫 動(dòng)作。下表為 A A0 配合 RD、 WR及 CS 的控制狀態(tài)表。 表 A1 A0 RD WR CS 操作情形 0 0 0 1 0 A 端口數(shù)據(jù)送到總線 0 1 0 1 0 B 端口數(shù)據(jù)送到總線 1 0 0 1 0 C 端口數(shù)據(jù)送到總線 0 0 1 0 0 總線數(shù)據(jù)存入 A 端口 0 1 1 0 0 總線數(shù)據(jù)存入 B 端口 1 0 1 0 0 總線數(shù)據(jù)存入 C 端口 1 1 1 0 0 總線數(shù)據(jù)存入控制緩存器 1 總線呈高阻抗 1 1 0 1 0 錯(cuò)誤操作 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計(jì)說明說（畢業(yè)論文） 9 1 0 總線呈高阻抗 74HC373 簡(jiǎn)介 【 4】 373 為三態(tài)輸出的八 D 透明鎖存器 ,共有 54/74S373 和 54/74LS373 兩種線路結(jié)構(gòu)型式 。 74HC373