【正文】 無錫科技職業(yè)學(xué)院嵌入式系統(tǒng)工程專業(yè) 畢業(yè)設(shè)計（論文） 4 前言 Inter 與信息產(chǎn)品的結(jié)合是當今發(fā)展的一個趨勢，嵌入式 Inter 技術(shù)的產(chǎn)生正好迎合了這個趨勢。由于 Inter 技術(shù)的滲透，嵌入式系統(tǒng)正變得越來越智能化并具有越來越多的網(wǎng)絡(luò)友好特性 。加上 Web 技術(shù)的飛速發(fā)展，以太網(wǎng)技術(shù)也越來越成熟，特別是基于 TCP／ IP 通信協(xié)議的 Web 技術(shù)得到了廣泛應(yīng)用。我們可以用微控制器加以太網(wǎng)接口芯片，取代 PC機進行現(xiàn)場控制，組成嵌入式Web 服務(wù)器 系統(tǒng)。 隨著計算機技術(shù)和網(wǎng)絡(luò)技術(shù)的快速發(fā)展，以嵌入式設(shè)備為主的監(jiān)控系統(tǒng)、信息 家電和通信設(shè)備被廣泛使用，嵌入式 Web 服務(wù)器則是其中關(guān)鍵的技術(shù)設(shè)備。 現(xiàn)場傳感器自動跟蹤各監(jiān)測點的信息，把檢測到的數(shù)據(jù)存儲在非易失性存儲器中，并及時發(fā)布到互聯(lián)網(wǎng)上；相關(guān)的工作人員就可以通過 Web 技術(shù)對設(shè)備進行遠程控制、管理和維護，從瀏覽器上直接監(jiān)控現(xiàn)場設(shè)備的運行，這樣就大大提高了生產(chǎn)效率和管理水平。 隨著 Web 技術(shù)的發(fā)展，幾乎改變了現(xiàn)在的信息表達形式，很多應(yīng)用都是基于 Web 技術(shù)的。由于 HTML 語言的標準統(tǒng)一性，只要在嵌入式設(shè)備中有一個微型服務(wù)器 ， 就可以使用任意一種 Web瀏覽器接收和發(fā)送信息。目前國外的相關(guān)研究很 多，如 Pharlap 公司的 MicroWeb、 AgranatSystems公司的 EmWeb、 EmWare 公司的 emMicro、 Allegro 公司的 RomPager、 WindRiver公司的 Wind，還有 Boa、 Enea、 PicoWeb、 ChipWeb、 Ipic、 NetAcquire、 Voyager、Quiotix 等。國內(nèi)的有 Webit 對于嵌入式 Web 服務(wù)器的研究和應(yīng)用，其意義是重大的。它為我們管理、控制和監(jiān)測各種各樣設(shè)備提供了一個很好的途徑。所以如何設(shè)計這種特別的 Web服務(wù)器，如何在嵌入式設(shè)備中安裝 Web 服 務(wù)器，就成了嵌入式 Web服務(wù)器的發(fā)展和研究方向。 本文就在嵌入式嵌入式 Web 服務(wù)器技術(shù)進行討論。 無錫科技職業(yè)學(xué)院嵌入式系統(tǒng)工程專業(yè) 畢業(yè)設(shè)計（論文） 5 第 1 章 硬件 設(shè)計 硬件選擇 ATmega128 的特點 ATmega128 為基于 AVR RISC 結(jié)構(gòu)的 8 位低功耗 CMOS 微處理器。由于其先進的指令集以及單周期指令執(zhí)行時間， ATmega128 的數(shù)據(jù)吞吐率高達 1 MIPS/MHz，從而可以緩減系統(tǒng)在功耗和處理速度之間的矛盾。 ATmega128 產(chǎn)品綜述： 128K 字節(jié)的系統(tǒng)內(nèi)可編程 Flash( 具有在寫的過程中還可以讀的能力， 即 RWW)、 4K 字節(jié)的 EEPROM、 4K 字節(jié)的 SRAM、 53 個通用I/O 口線、 32 個通用工作寄存器、實時時鐘 RTC、 4 個靈活的具有比較模式和PWM 功能的定時器 / 計數(shù)器 (T/C)、兩個 USART、面向字節(jié)的兩線接口 TWI、 8 通道 10 位 ADC( 具有可選的可編程增益 )、具有片內(nèi)振蕩器的可編程看門狗定時器、 SPI 串行端口、與 IEEE 規(guī)范兼容的 JTAG 測試接口 ( 此接口同時還可以用于片上調(diào)試 )，以及六種可以通過軟件選擇的省電模式?？臻e模式時 CPU 停止工作，而 SRAM、 T/C、 SPI 端口以及中斷系統(tǒng)繼續(xù)工作；掉電模式時晶體振蕩器停止振蕩，所有功能除了中斷和硬件復(fù)位之外都停止工作，寄存器的內(nèi)容則一直保持；省電模式時異步定時器繼續(xù)運行，以允許用戶維持時間基準，器件的其他部分則處于睡眠狀態(tài)； ADC 噪聲抑制模式時 CPU 和所有的 I/O 模塊停止運行，而異步定時器和 ADC 繼續(xù)工作，以減少 ADC 轉(zhuǎn)換時的開關(guān)噪聲； Standby 模式時振蕩器工作而其他部分睡眠，使得器件只消耗極少的電流，同時具有快速啟動能力；擴展 Standby 模式則允許振蕩器和異步定時器繼續(xù)工作。 以太 網(wǎng)控制器 LAN91C111 LAN91C111是 SMSC公司生產(chǎn)的專門用于嵌入式產(chǎn)品的 10/100M快速以太網(wǎng)控制器，該器件具有可編程、 CRC校驗、同步或異步工作方式、低功耗 CMOS設(shè)計、小尺寸等特點，是設(shè)計嵌入式以太網(wǎng)網(wǎng)絡(luò)接口的良好選擇。 LAN91C111 主要特點 ： （ Auto_Negotiation）： 10/100M，全雙工 /半雙工收發(fā)方式 8KB的 FIFO RAM 無錫科技職業(yè)學(xué)院嵌入式系統(tǒng)工程專業(yè) 畢業(yè)設(shè)計（論文） 6 E2PROM 32位數(shù)據(jù)通 道 MMU，并支持先進的傳輸隊列管理 I/O引腳支持 5V電壓，可直接與 5V設(shè)備相連 ARM、 Power PC、 Coldfire等嵌入式處理器的接口 MII（ media independent interface）的介質(zhì)訪問控制MAC和內(nèi)部物理接口 PHY I/O尋址寄存器，每組 7個；一個用于區(qū)別這四組寄存器的組選擇寄存器； 11個 PHY MII寄存器。 ，帶有低通濾波器、 100BaseTx/10BaseT的傳輸端 NEC公司的 62256 62256 是 32K 的低功耗靜態(tài) RAM 存儲器 . 用 P0 和 P2來擴展外部 ram（就是用 P0 和 P2與 62256 對應(yīng)的管腳相連接） 。 62256 引腳功能 A0 – A14 地址總線 (Address) D0 /D7 輸入 /輸出口 (nput/output) CS 端口選擇 (Chip select) WE 輸入始能 (Write enable) OE 輸出始能 (Output enable) VCC 電源始能 (Power supply) VSS 接地 (Ground) 該 系統(tǒng) 的各個功能模塊 圖 如圖 ： 無錫科技職業(yè)學(xué)院嵌入式系統(tǒng)工程專業(yè) 畢業(yè)設(shè)計（論文） 7 圖 硬件系統(tǒng)平臺結(jié)構(gòu)圖 ATmega128 的指令執(zhí)行是基于流水線技術(shù)的，使得一條指令可以在一個時鐘周期內(nèi)執(zhí)行完成，當外接晶振達到 16MHZ 時，該 CPU 的執(zhí)行速度理論可以達到16MIPS 的性能。 由于 ATmega128 的內(nèi)部 SRAM 較小，所以擴展了 32K 的 SRAM 存儲器，使得系統(tǒng)的整體性能大幅提升。 JTAG 是系統(tǒng)必需的接口，它用于將用戶編寫的程序下載到 ATmega128 中執(zhí)行。該系統(tǒng)也提供 RS232 串口，在調(diào)試程序時方便用戶輸出調(diào)試信息；在實際應(yīng)用中可以將系統(tǒng)中的重要數(shù)據(jù)通過串口傳輸?shù)絇C 機上保存。網(wǎng)絡(luò)控制器和顯示控制器是本系統(tǒng)的兩個重要的組成部分，它們都是通過 PC104 總線和 CPU 相連接的。本系統(tǒng)選用 SMSC 公司的 LAN91C111 網(wǎng)絡(luò)芯片連接到 ATmega128 上，通過編寫相應(yīng)的程序使之接入到 Inter，實現(xiàn)較高的網(wǎng)絡(luò)通信性能。 存儲模 塊 由于 ATmega128 芯片內(nèi)部的 SRAM 大小只有 4KB，運行 μC/OS II 嵌入式操作系統(tǒng)和網(wǎng)絡(luò)應(yīng)用程序 是比較困難的 ，所以 擴展了 一個 NEC公司的 62256是 32KB的 SRAM 芯片。由于 ATmega128 的數(shù)據(jù)線和低地址線是復(fù)用的，因此要將 62256 SRAM 芯片連接到 CPU 上時需要加一個地址鎖存器 74AHC573，這樣就可以解決高速 CPU 和低速存儲器之間數(shù)據(jù)通信的矛盾。 網(wǎng)絡(luò)模塊 網(wǎng)絡(luò)接口模塊是本系統(tǒng) 硬件 設(shè)計的核心部分，也是最難的部分。本系統(tǒng)使用SMSC 公司高性能的 100M LAN91C111網(wǎng)絡(luò)芯片作為網(wǎng)絡(luò)模塊的核心 部 件，完成系統(tǒng)的網(wǎng)絡(luò)通 信 功能。 LAN91C111 提供的總線接口單元 BIU 可以方便地與工業(yè)標準無錫科技職業(yè)學(xué)院嵌入式系統(tǒng)工程專業(yè) 畢業(yè)設(shè)計（論文） 8 總線進行連接，可以同步或異步的操作，可進行靈活的 32位、 16 位和 8位的總線接口設(shè)計。在本系統(tǒng)中 LAN91C111 使用 8位異步總線接口與 ATmega128 相連，極大地提高了系統(tǒng)的吞吐量。由于該 LAN91C111 工作在異步傳輸方式下，故將與同步信號有關(guān)的引腳 LCLK、 nRDYRTN、 nCYCLE、 W/nR 設(shè)置為無效。 nSRDY、 nDATACS、nVLBUS 是工作在 32 位數(shù)據(jù)傳輸?shù)那闆r下，而本接 口是 8 位數(shù)據(jù)傳輸，故不使用。nADS 是地址鎖存信號，可將它直接接地。 本系統(tǒng)采用 LAN91C111 作為網(wǎng)絡(luò)接口，研究其內(nèi)部的工作機制是編寫驅(qū)動程序的基礎(chǔ)。以太網(wǎng)控制芯片功能的實現(xiàn)主要通過讀寫相關(guān)的寄存器組實現(xiàn)，寄存器對外映射為接口地址。 LAN91C111 寄存器地址映射 LAN91C111 內(nèi)部的寄存器分為 BANK0BANK3 共四頁 。頁面選擇通過頁選擇寄存器（ Bank Select register, BSR）來進行。不論當前頁是哪一頁，改變 BSR的值就可以切換 BANK，利用 16個字節(jié)地址空間映射到 I/O口就能實現(xiàn)對整個芯片的操作。 LAN91C111 工作原理 對于 100Mbps 來說，發(fā)送數(shù)據(jù)時， MMU 首先將 MCU傳來的數(shù)據(jù)，根據(jù)其大小為其在 RAM 中分配若干頁。在數(shù)據(jù)傳送到 RAM 時，數(shù)據(jù)包的包號在 TX FIFO 中排隊，然后按照 FIFO 規(guī)則逐個將數(shù)據(jù)包傳送到 PHY 模塊進行 4B5B 編碼，并經(jīng)過擾頻器整理后送到發(fā)送數(shù)據(jù)端 。 發(fā)送數(shù)據(jù)端將這個經(jīng)過擾頻后的 4B5B 數(shù)據(jù)包變成三電平信號 MLT3 并加以驅(qū)動在雙絞線上輸出。接收數(shù)據(jù)時， LAN91C111 首先將數(shù)據(jù)包復(fù)制一份并 送到解擾頻器后，再送到 4B5B 解碼器解碼，而 EPH 模塊根據(jù)數(shù)據(jù)包的目標地址是否為本網(wǎng)卡的 MAC 地址或廣播地址 、 多播地址來決定數(shù)據(jù)包的取舍。若地址匹配， MMU為其在 RAM 中開辟相應(yīng)大小的空間，并以中斷方式告知處理器。當數(shù)據(jù)包被取走后， MMU 釋放此塊內(nèi)存。對于 10Mbps 來說，發(fā)送接收過程是相似的，但它采用 Manchester 編碼，并以適當?shù)碾娖郊右则?qū)動在雙絞線上輸出，并且沒有擾頻器和解擾頻器。 緩存中的數(shù)據(jù)幀格式 無錫科技職業(yè)學(xué)院嵌入式系統(tǒng)工程專業(yè) 畢業(yè)設(shè)計（論文） 9 要發(fā)送的以太幀開頭加上四個字節(jié)，開頭兩個是狀態(tài)字，用戶可寫入 0，發(fā)送時由芯片自動重寫。 下兩個字節(jié)并為一個字，低 11 位記錄緩存當前頁的占用情況，含以太幀、狀態(tài)字、字節(jié)記數(shù)和最后一個控制字的長度，發(fā)送時由用戶填寫。字節(jié)記數(shù)不考慮自動 PAD 填充位的長度?？刂谱止?jié)格式如圖 所示。 Bit7 bit0 X X ODD CRC 0 0 0 0 圖 控制字節(jié)格式 ODD 為 1 表示數(shù)據(jù)區(qū)長度是奇數(shù)，最后一個數(shù)據(jù)字節(jié)有效，數(shù)據(jù)字節(jié)總數(shù)為偶數(shù)。 ODD 為 0表示數(shù)據(jù)區(qū)長度是偶數(shù)，最后一個數(shù)據(jù)字節(jié)無效。 CRC為 1 表示數(shù)據(jù)幀后加 CRC 校驗。 CRC 為 0 表示不加 CRC 校驗。 LAN91C111 驅(qū)動程序設(shè)計 LAN91C111 接收數(shù)據(jù)的流程如下： (1) 設(shè)置 Receive Control 寄存器中的 RXEN 位 為 1，允許接收 數(shù)據(jù)包 。 (2) 收到含有正確地址的 數(shù)據(jù) 包 后 ， MMU 請求 分配 存儲空間，并分派一個packet number，內(nèi)部的 DMA 邏輯產(chǎn)生連續(xù)的地址，并將接收到的字寫到 內(nèi)存 中 。如果超界，包被丟棄，存儲空間被釋放。當檢測到包結(jié)束， status word 被寫到接收包的最前面， byte count 寫到 第 2個字。如果 CRC校驗正確， packet number被寫到 RX FIFO，由于 RX FIFO 非空，產(chǎn)生 RCV INT 中斷 。 如果 CRC 校驗不正確，存儲空間被釋放，而且不產(chǎn)生中斷。 (3) CPU 接收到中斷后開始執(zhí)行中斷處理程序，它讀入 Interrupt Status寄存器，如果產(chǎn)生接收中斷（ RCVINT 位為 1