【正文】
load: in integer range 255 downto 0。 seg7:out std_logic_vector(15 downto 0)。 next_state: out std_logic)。 end。 architecture BEHAVIOR of count_down is signal t_ff: integer range 255 downto 0。 begin process(clk_1Hz,reset) begin if (reset=39。139。) then t_ff=00000000。 seg7=0000000000000000。 elsif (clk_1Hz39。event and clk_1Hz=39。139。) then if recount=39。1? then t_ff=load1。 else t_ff=t_ff1。 end if。 end if。 end process。 process(t_ff) begin case t_ff is when 0=seg7=0011111100111111。 when 1=seg7=0011111100000110。 when 2= seg7=0011111101011011。 when 3= seg7=0011111101001111。 when 4= seg7=0011111101100110。 when 5= seg7=0011111101101101。 when 6= seg7=0011111101111101。 when 7= seg7=0011111100000111。 when 8= seg7=0011111101111111。 when 9= seg7=0011111101111011。 when 10= seg7=0000011000111111。 when 11= seg7=0000011000000110。 when 12= seg7=0000011001011011。 when 13= seg7=0000011001001111。 when 14= seg7=0000011001100110。 when 15= seg7=0000011001101101。 when 16= seg7=0000011001111101。 when 17= seg7=0000011000000111。 when 18= seg7=0000011001111111。 when 19= seg7=0000011001111011。 when 20= seg7=0101101100111111。 when 21= seg7=0101101100000110。 when 22= seg7=01011011010