【正文】 2 第 1 章 設計要求與方案選擇 167。 設計目的 設計一種有線 連接的可以實現(xiàn)主機同從機通過串行口協(xié)議來達到時間同步的同步電子時鐘， 加深對所學專業(yè)知識的認識，提高分析、解決工程實際問題的能力，提高對單片機的應用能力，提高收集文獻、資料的能力，從而達到綜合運用所學的專業(yè)知識進行電子產(chǎn)品設計、制作與調(diào)試的能力。 167。 設計要求 基本功能 ： （ 1） 同步電子時鐘的主機時間能與從機時間保持同步 （ 2） 可以顯示年月日時分秒 （ 3） 可以實現(xiàn)調(diào)時功能 （ 4） 具有定時鬧鐘功能 （ 5） 具有復位功能 （ 6） 做出實物 167。 各模塊方案選擇與論證 根據(jù)設計要求，系統(tǒng)可分為 單片機模塊， 液晶顯示模塊，按鍵模塊 ，晶振模塊，外部時鐘控制模塊，復位模塊，鬧鈴模塊。 單片機模塊： 采用型號為 AT89C52 的單片機。因為： AT89C52 是一個低電壓，高性能 CMOS 8 位單片機，片內(nèi)含 8k bytes 的可反復擦寫的 Flash 只讀程序存儲器和 256 bytes 的隨機存取數(shù)據(jù)存儲器（ RAM），器件采用 ATMEL 公司的高密度、非易失性存儲技術生產(chǎn)，兼容標準 MCS51 指令系統(tǒng)，河南科技大學畢業(yè)設計（論文） 3 片內(nèi)置通用 8 位中央處理器和 Flash 存儲單元，功能強大的 AT89C52 單片機可 提供許多較復雜系統(tǒng)控制應用場合。 液晶顯示模塊： 方案一：數(shù) 碼管顯示，優(yōu)點價格便宜，但是不能顯示復雜的英文，顯示出來很大，布線不易，不美觀。 方案 二 ： LCD1602,價格適中，可以顯示復雜的英文，功耗不大，外觀較小，計較符合 。 方案三 ： LCD12864,彩屏，可以顯示中文和 一些圖片，但是價格較高，秉著合理利用的原則，不大材小用，決定放棄。 時鐘模塊： 方案一 :可以利用單片機自己自帶的定時器精確定時 ,在通過軟件控制 ,這樣就減少了硬件的成本 ,但是這樣需要晶振絕對的穩(wěn)定 ,而且掉電數(shù)據(jù)不保存 ,還沒有年月星期的自動調(diào)整功能 ,對程序的要求很高 ,不易控制 . 方案二 :DS1302 它可以對年、月、日、周 、時、分、秒進行計時，且具有閏年補償?shù)榷喾N功能。不必在程序上做太多的處理 ,與單片機的接口簡單 ,掉電有備用電池用來供電保存數(shù)據(jù)， 所以非常適合要求 。 河南科技大學畢業(yè)設計（論文） 4 第 2 章 總體方案 167。 系統(tǒng)設計的思路 本設計采用 AT89C52單片機芯片配合 DS1302時鐘芯片為主 構成的主機和從機以有線連接而達到時間同步的電子時鐘。 文中設計了一個顯時、調(diào)時、定時鬧鐘 以及時間同步功能的電子鐘。電子鐘使用 12MHz 晶振與 DS1302 時鐘芯片相連接 , 通過晶振為時鐘芯片提供最為基本的脈沖信號的方法實現(xiàn)了 在時鐘芯片中的計時作用 , 再經(jīng)過單片機的編程作用，而達到在 LCD 液晶屏上顯示年月日時分秒，并可以調(diào)時、定時， 在定時時間到時有蜂鳴 器 報警。 設計通過主機和從機的 配合作用，采用在主機和從機之間用有線連接 ，簽訂串行口協(xié)議，而實現(xiàn)主機和從機的時間同步功能。 該電子鐘設有 同步（ ），鬧鈴（ ） ,選定 (),加 (),減 ()等五個基本按鍵。每按一下同步按鍵可以使主機與從機時間達到同步，按下鬧鈴鍵，在達到定時時間時有蜂鳴 器 報警，按下選定鍵可以選定年月日時分秒的每一位，再按加、減鍵，而達到調(diào)時效果 。 167。 系統(tǒng)硬件描述 基于單片機系統(tǒng)的同步電子時鐘基本結構框架如圖 21所示： 河南科技大學畢業(yè)設計（論文） 5 圖 21 系統(tǒng)基本結構框圖 該系統(tǒng)所需要的器件包括單片機 AT89C52芯片兩塊，時鐘芯片 DS1302兩塊，液晶顯示屏 LCD1602一塊 ，蜂鳴器一個， 12MHz的晶振兩個，排針排線若干組，電容電阻若干導線若干，按鈕七個。 167。 系統(tǒng)軟件描述 系統(tǒng)程序?qū)崿F(xiàn)三部分功能：一、實現(xiàn)年、月、日、時、分、秒的顯示和設置；二、實現(xiàn)鬧鐘部分的顯示和設置；三、實現(xiàn)主機和從機之間的時間同步。如圖 22所示： 圖 22 功能整體流程框圖 河南科技大學畢業(yè)設計（論文） 6 167。 設計流程和預期結果 該設計的主要流程如下：首先閱讀大量參考文獻，進行設計方案的確定，然后在 Protues 上進行原理圖的繪制和修改，在電器 檢查無誤的情況 下，購買所需要的元器件（元器件應該考慮裕量）。接著把元器件焊接到各個功能電路的模塊 上，并結合程序進行調(diào)試。最后將各個功能的電路程序組合起來，然后再 進行總體調(diào)試直到成功。 本設計能達到以下結果： （ 1） 顯示年、月、日、時、分、秒，并能通過按鍵設置。 （ 2） 可以定時鬧鐘，定時時間達到時，蜂鳴器報警。 （ 3） 可以通過按鍵來實現(xiàn)主機和從機的時間同步。 河南科技大學畢業(yè)設計（論文） 7 第 3 章 系統(tǒng)硬件電路設計與實現(xiàn) 167。 硬件芯片介紹 167。 單片機 AT89C52 AT89C52 有 40 個引腳， 32 個外部雙向輸入 /輸出（ I/O）端口 ，同時內(nèi)含2 個外中斷口， 3 個 16 位可編程定時計數(shù)器 ,2 個全雙工串行通信口， 2 個讀寫口線， AT89C52 可以按照常規(guī)方法進行編程 ,但不可以在線編程 (S 系列的才支持在線編程 )。其將通用的微處理器和 Flash 存儲器結合在一起，特別是可反復擦寫的 Flash 存儲器可有效地降低開發(fā)成本。 兼容 MCS51 指令系統(tǒng) 8k 可反復擦寫 (1000 次） Flash ROM 32 個雙向 I/O 口 256x8bit 內(nèi)部 RAM 3 個 16 位可編程定時 /計數(shù)器中斷 時鐘頻率 024MHz 2 個串行中斷 可編程 UART 串行通道 2 個外部中斷源 共 6 個中斷源 2 個讀寫中斷口線 3 級加密位 低功耗空閑和掉電模式 軟件設置睡眠和喚醒功能 河南科技大學畢業(yè)設計（論文） 8 AT89C52 P 為 40 腳雙列直插封裝的 8 位通用微處理器，采用工業(yè)標準的 C51 內(nèi)核，在內(nèi)部功能及管腳排布上與通 用的 8xc52 相同，其主要用于會聚調(diào)整時的功能控制。功能包括對會聚主 IC 內(nèi)部寄存器、數(shù)據(jù) RAM 及外部接口等功能部件的初始化，會聚調(diào)整控制，會聚測試圖控制，紅外遙控信號 IR 的接收解碼及與主板 CPU 通信等。主要管腳有：XTAL1（ 19 腳）和 XTAL2（ 18 腳）為振蕩器輸入輸出端口，外接 12MHz 晶振。 RST/Vpd（ 9 腳）為復位輸入端口，外接電阻電容組成的復位電路。 VCC（ 40 腳）和 VSS（ 20 腳）為供電端口，分別接 +5V 電源的正負端。 P0~P3 為可編程通用 I/O 腳，其功能用途由軟件定義，在 本設計中， P0 端口（ 32~39 腳）被定義為 N1 功能控制端口，分別與 N1的相應功能管腳相連接， 13 腳定義為 IR 輸入端， 10 腳和 11 腳定義為I2C 總線控制端口，分別連接 N1 的 SDAS（ 18 腳）和 SCLS（ 19 腳）端口， 12 腳、 27 腳及 28 腳定義為握手信號功能端口，連接主板 CPU 的相應功能端，用于當前制式的檢測及會聚調(diào)整狀態(tài)進入的控制功能。 P0 口 P0 口是一組 8 位漏極開路型雙向 I/O 口， 也即地址 /數(shù)據(jù)總線復用口。作為輸出口用時，每位能吸收電流的方式驅(qū)動 8 個 TTL 邏輯門電路，對 端口 P0 寫 “1”時，可作為高阻抗輸入端用。 在訪問外部數(shù)據(jù)存儲器或程序存儲器時，這組口線分時轉(zhuǎn)換地址（低 8 位）和數(shù)據(jù)總線復用，在訪問期間激活內(nèi)部上拉電阻。 在 Flash 編程時， P0 口接收指令字節(jié)，而在程序校驗時，輸出指令字節(jié)，校驗時，要求外接上拉電阻。 P1 口 P1 是一個帶內(nèi)部上拉電阻的 8 位雙向 I/O 口， P1 的輸出緩沖級可驅(qū)動（吸收或輸出電流） 4 個 TTL 邏輯門電路。對端口寫 “1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口。作輸入口使用時，因為內(nèi)部存在上拉電阻，某個引腳 被外部信號拉低時會輸出一個電流 (IIL)。 與 AT89C51 不同之處是， 和 還可分別作為定時 /計數(shù)器2 的外部計數(shù)輸入（ ）和輸入（ ），參見表 1。 河南科技大學畢業(yè)設計（論文） 9 Flash 編程和程序校驗期間， P1 接收低 8 位地址。 引腳號 功能特性 T2，時鐘輸出 T2EX（定時 /計數(shù)器2） 表 1 P2 口 P2 是一個帶有內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 的輸出緩沖級可驅(qū)動（吸收 或輸出電流） 4 個 TTL 邏輯門電路。對端口 P2 寫 “1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口，作輸入口使用時，因為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流 (IIL)。 在訪問外部程序存儲器或 16 位地址的外部數(shù)據(jù)存儲器（例如執(zhí)行 MOVX @DPTR 指令）時， P2 口送出高 8 位地址數(shù)據(jù)。在訪問 8 位地址的外部數(shù)據(jù)存儲器（如執(zhí)行 MOVX @RI 指令）時， P2 口輸出 P2 鎖存器的內(nèi)容。 Flash 編程或校驗時， P2 亦接收高位地址和一些控制信號。 P3 口 P3 口是一組帶有內(nèi)部上拉電阻的 8 位雙向 I/O 口。 P3 口輸出緩沖級可驅(qū)動（吸收或輸出電流） 4 個 TTL 邏輯門電路。對 P3 口寫入 “1”時，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。此時，被外部拉低的P3 口將用上拉電阻輸出電流（ IIL）。 P3 口除了作為一般的 I/O 口線外，更重要的用途是它的第二功能 。 河南科技大學畢業(yè)設計（論文） 10 P3 口還接收一些用于 Flash 閃速存儲器編程和程序校驗的控制信號。 RST 復位輸入。當振蕩器工作時， RST 引腳出現(xiàn)兩個機器周期以上高電平將使單片機復位。 ALE/PROG 當訪問外部 程序存儲器或數(shù)據(jù)存儲器時， ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低 8 位字節(jié)。一般情況下， ALE 仍以時鐘振蕩頻率的 1/6 輸出固定的脈沖信號，因此它可對外輸出時鐘或用于定時目的。要注意的是：每當訪問外部數(shù)據(jù)存儲器時將跳過一個 ALE 脈沖。對 Flash 存儲器編程期間，該引腳還用于輸入編程脈沖（ PROG）。如有必要，可通過對特殊功能寄存器（ SFR）區(qū)中的 8EH 單元的 D0 位置位，可禁止 ALE 操作。該位置位后，只有一條 MOVX 和 MOVC 指令才能將 ALE 激活。此外，該引腳會被微弱拉高，單片機執(zhí)行外 部程序時，應設置 ALE 禁止位無效。 PSEN 程序儲存允許（ PSEN）輸出是外部程序存儲器的讀選通信號，當 AT89C52 由外部程序存儲器取指令（或數(shù)據(jù)）時，每個機器周期兩次 PSEN 有效，即輸出兩個脈沖。在此期間，當訪問外部數(shù)據(jù)存儲器，將跳過兩次 PSEN 信號。 EA/VPP 外部訪問允許。欲使 CPU 僅訪問外部程序存儲器（地址為 0000H—FFFFH）， EA 端必須保持低電平（接地）。需注意的是：如果加密位 LB1 被編程，復位時內(nèi)部會鎖存 EA 端狀態(tài)。如 EA 端為高電平（接Vcc 端）， CPU 則執(zhí)行內(nèi)部程序 存儲器中的指令。 Flash 存儲器編程時，該引腳加上 +12V 的編程允許電源 Vpp，當然這必須是該器件是使用 12V 編程電壓 Vpp。 XTAL1 振蕩器反相放大器的及內(nèi)部時鐘發(fā)生器的輸入端。 XTAL2 河南科技大學畢業(yè)設計（論文） 11 振蕩器反相放大器的輸出端。 定時器 0 和定時器 1： AT89C52 的定時器 0 和定時器 1 的工作方式與 AT89C51 相同。 定時器 2 定時器 2 是一個 16 位定時 /計數(shù)器。它既可當定時器使用，也可作為外部事件計數(shù)器使用，其工作方式由特殊功能寄存器 T2CON（如表 3）的 C/T2 位選擇。定時器 2 有三種 工作方式：捕獲方式，自動重裝載（向上或向下計數(shù)）方式和波特率發(fā)生器方式，工作方式由 T2CON 的控制位來選擇。 定時器 2 由兩個 8 位寄存器 TH2 和 TL2 組成，在定時器工作方式中，每個機器周期 TL2 寄存器的值加 1，由于一個機