【正文】 LED基于單片機的自行車碼表設計 7 數(shù)碼管的公共陰極或公共陽極 通過串行限流電阻后接地或者接 +5V，而每位 LED 數(shù)碼管的段選線 (a、 b、 c、 d、 e、 f、 h)與一片 74LS164 的 4 位并行輸出口相連接。這樣不用通過不斷地刷新來改變顯示數(shù)據(jù)，也沒有延時，數(shù)碼管也不會因為頻率低而閃爍，只有 FPGA 發(fā)送的數(shù)據(jù)改變時數(shù)碼管才發(fā)生相應改變。從一個完整的串行傳輸流程來看，一開始先傳輸 起始字節(jié)，它需先接收到五個連續(xù)的 ?1?（同步位字符串），在起始字節(jié)，此時傳輸計數(shù)將被重置并且串行傳輸將被同步，再跟隨的兩位字符串分別指定傳輸方向位 (RW)及寄存器選擇位 (RS)，最后第八位則為 ?0?。 二、 128*64LCD 并口方式顯示 當 PSB 腳 (OCMJ4X16A/B)接高電位時，模塊將進入并行模式，在并列模式下可由指令 DL FLAG 來選擇 8位或 4位接口，主控制系統(tǒng)將配合 (RS , RW , E , DB0～ DB7)來達成傳輸動作。在 4 位傳輸模式中，每一個八位的指令或數(shù)據(jù)都將被分為兩個字節(jié)動作：較高 4 位 (DB7~DB4)的資料將會被放在第一個字節(jié)的 (DB7~DB4)部分，而較低 4 位 (DB3~DB0)的資料則會被放在第二個字節(jié)的 (DB7~DB4)部分，至于相關的另四位則在 4 位傳輸模式中 DB3~DB0 接口未使用。 本設計采用的是 128*64LCD 液晶顯示。 鍵盤部分及所需芯片選擇 鍵盤設計方案 鍵盤在單片機應用系統(tǒng)中，實現(xiàn)輸入數(shù)據(jù)、傳送命令的功能，是人工干預的主要手段。 編碼鍵盤：由硬件邏輯電路完成必要的鍵識別工作與可靠性措施。這種鍵盤易于使用，但硬件比較復雜，對于主機任務繁重之情況。有：獨立式按鍵結構、矩陣式按鍵結構。隨后，確定鍵盤工作方式：采用中斷或查詢方式輸入鍵操作信息。非編碼鍵盤系統(tǒng)中，鍵閉合和鍵釋放的信息的獲取，鍵抖動的消除，鍵值查找及一些保護措施的實施等任務，均由軟件來完成。 本設計中，碼表要設置很多參數(shù)，所以需要輸入很多數(shù)據(jù)，所以本設計中的鍵盤部分是選用的 ZLG7290 I2 接口鍵盤。 基于單片機的自行車碼表設計 9 ZLG7290 芯片特點 選用的 ZLG7290 具有以下特點： （ 1） I2C 串行接口，提供鍵盤中斷信號，方便與處理器接口 ； （ 2） 可驅動 8 位共陰數(shù)碼管或 64 只獨立 LED 和 64 個按鍵 ； （ 3） 可控掃描位數(shù)可控任一數(shù)碼管閃爍 ； （ 4） 提供數(shù)據(jù)譯碼和循環(huán)，移位，段尋址等控制 ； （ 5） 8 個功能鍵，可檢測任 一鍵的連擊次數(shù) ； （ 6） 無需外接元件即直接驅 LED，可擴展驅動電流和驅動電壓 ； （ 7） 提供工業(yè)級器件，多種封裝形式 PDIP24， SO24。 本設計采用的是 128*64 液晶顯示器，以 ZLG7290 作為控制芯片的鍵盤，以 AT89C51 作為系統(tǒng)的主控芯片。 PC：程序計數(shù)器，記載著程序下一個待執(zhí) 行 指令位址。 PSW 程序狀態(tài)字組：記錄程序運作時， CPU 各種狀態(tài)。 DPTR 數(shù)據(jù)指針暫存器： 16 位元暫存器，由 DPH、 DPL 兩個 8 位元暫存器阻成。每個寄存器組有 8個 8 位寄存器，分別為 R0、 R R R R R R R7。 鍵盤 AT24C02 喇叭 傳感器 基于單片機的自行車碼表設計 12 圖 33 最小系統(tǒng)電路圖 數(shù)據(jù)存儲結構 如表 31 所示 ： 表 31 系統(tǒng)結構存儲結構 FFH80H 8051 特殊功能暫存器（ SFR） 或是 8052 的間接定址資料區(qū) 7FH30H 使用者的一般資料存放區(qū) (亦可透過 SP 設定 ,存放堆疊資料 ) 20H2FH 可位元定址區(qū) (...) 10H1FH 暫存器庫 RB3(R0R7) 10H17H 暫存器庫 RB2(R0R7) 08H0FH 暫存器庫 RB1(R0R7) 00H07H 暫存器庫 RB0(R0R7) 基于單片機的自行車碼表設計 13 脈沖發(fā)生源 輪脈沖檢測 本設計采用了 ST1101 紅外光電傳感器，進行非接觸式檢測。 該系統(tǒng)在自行車后輪的軸處保持著與輪子旋轉切面平行的方向延伸附加一個鋁盤，在這個鋁盤的邊沿處挖出若干個圓形過孔，把傳感器的檢測部分放在圓孔的圓心位置。 把這些脈沖通過一系列的波形整形成單片機可以識別的 TTL 電平，即可算出輪子即時的轉速。這樣就可以在單位時間內盡可能多地得到脈沖數(shù)從而避免了因為兩個過孔之間的距離過大，而車子正好在過孔之間或者是在下個過孔之前停止了，造成較大的誤差。脈沖發(fā)生源的硬件結構圖如圖34 所示。當輸入信號為零或負電壓時，三極管截止，電路輸出高電平；而當輸入信號為正電壓時，三基于單片機的自行車碼表設計 14 極管導通，此時輸出電壓隨著輸入電壓的上升而下降，這使得速度里程表既可以測量任意方波信號的頻率，也可以測量正弦波信號的頻率。預處理電路的第二級采用帶施密特觸發(fā)器的反相器 DM74LS14 來把放大器生成的單相脈沖轉換成與 COMS 電平相兼容的方波信號（如圖 36 所示），同時將輸出信號加到單片機的 口上。輸入的信號只要幅度大于 VT+，即可在施密特觸發(fā)器的輸出端得到同等頻率的矩形脈沖信號。當傳輸線上的電容較大時，波形的上升沿將明顯變壞；當傳輸線較長，而且接受端的阻抗與傳 輸線的阻抗不匹配時，在波形的上升沿和下降沿將產生振蕩現(xiàn)象；當其他脈沖信號通過導線間的分布電容或公共電源線疊加到矩形脈沖信號時，信號上將出現(xiàn)附加的噪聲。只要施密特觸發(fā)器的 VT+ 和 VT 設置得合適，均能受到滿意的整形效果。 AT24C02的特點是具有允許在簡單的二線總線上工作的串行接口和軟件協(xié)議。因為在這個 I2C 總線上只有一個器件，所以把 AT24C02 的地址設為 000，基于單片機的自行車碼表設計 15 即把 A0、 A A2 都接地。 當存儲數(shù)據(jù)時， 單片機首先向 AT24C02 發(fā)送寫信號，當確認后從單片機內部的數(shù)據(jù)儲存單元提取數(shù)據(jù)然后向 AT24C02 的內部地址傳送數(shù)據(jù)。 1 2 3 4 5 6 7 8ABCD87654321DCBAT i t l eN u m be r R e v i s i o nS i z eA2D a t e : 1 3 J u n 2 0 10 S he e t o f F i l e : D : \ y um i ng \ p r o t o l實習 \ Z Z P C B \ M y D e s i g n .d db D r a w n B y:K1S W P BK2S W P BK3S W P BK4S W P BK5S W P BK6S W P BK9S W P BK8S W P BK7S W P BK0S W P BK 1 5S W P BK 1 6S W P BD2D I O D ED3D I O D ED4D I O D ER33 .3 KR43 .3 KR53 .3 KR63 .3 KK R 0 / S A23D I G 0 / K C 06D I G 1 / K C 15D I G 2 / K C 24D I G 3 / K C 33D I G 4 / K C 422D I G 5 / K C 521D I G 6 / K C 612D I G 7 / K C 713S C L19S D A20I N T14O S C 117O S C 218R S T15K R 1 / S B24K R 2 / S C1K R 3 / S D2K R 4 / S E7K R 5 / S F8K R 6 / S G9K R 7 / D P10V C C16GND11U5Z L G 7 2 9 0B+ C 1 31 00 u F C 1 41 00 n FR74 7KC71 00 n FV C CS C LS D AC S _K E YY24MC 1 81 2p FC 1 71 2p FK 1 7S W P BV C CR22KR12 00+C21 0u FE A / V P P31X T A L 119X T A L 218R E S E T9P 3. 7 ( R D )17P 3. 6 ( W R )16( P 3 .2 ) I N T 012( P 3 .3 ) I N T 113P 3. 4 ( T 0)14P 3. 5 ( T 1)15P 1. 0 ( T 2)1P 1. 1 ( T 2 E X )2P 1. 2 ( E C I )3P 1. 3 ( C E X 0 )4P 1. 4 ( S S / C E X 1 )5P 1. 5 ( M O S I / C E X 2 )6P 1. 6 ( M I S O / C E X 3 )7P 1. 7 ( S C K / C E X 4 )8( A D 0 ) P 0 .039( A D 1 ) P 0 .138( A D 2 ) P 0 .237( A D 3 ) P 0 .336( A D 4 ) P 0 .435( A D 5 ) P 0 .534( A D 6 ) P 0 .633( A D 7 ) P 0 .732( A 8 ) P 2 .021( A 9 ) P 2 .122( A 1 0 ) P 2 .223( A 1 1 ) P 2 .324( A 1 2 ) P 2 .425( A 1 3 ) P 2 .526( A 1 4 0P 2 .627( A 1 5 ) P 2 .728P S E N29A L E / P30T X D11R X D10V C C40GND20U1A T 89 C 5 1Y11 1. 0 59 2 MC63 0p FC53 0p FV C CS C LS D AC S _L C DI N T 1C S _K E YX T A L 1X T A L 2+C 2 32 20 u FV C CGND1234567891011121314151617181920P2L C D+ C 1 11 00 u FC 1 01 00 n FV C CC S _L C DS D AS C LGNDV C CV C CGNDV C C8/ W C7S C L6S D L5A01A22A33A44A T 24 C 0 2R?5 .1 KR?5 .1 KV C C 圖 37 AT24C02 與單片機的接口電路圖 顯示模塊 顯示器電路原理圖如圖 38 所示。 詳細各種字型編碼如下： 一、 顯示半寬字型：將 8 位資料寫入 DDRAM 中，范圍為 02H～ 7FH 的編碼。 三、 顯示中文字形：將 16 位資料寫入 DDRAM 中，范圍為 A140H～ D75FH 的基于單片機的自行車碼表設計 17 編碼 (BIG5)， A1A0H～ F7FFH 的編碼 (GB)。 繪圖 RAM（ GDRAM） 繪圖顯示 RAM 提供 64*32 個字節(jié)的記憶空間 (由擴充指令設定繪圖 RAM地址 )，最多可以控制 256x64 點的二維繪圖緩沖空間， 在更改繪圖 RAM 時，由擴充指令設定 GDRAM 地址先設垂直地址再設水平地址 (連續(xù)寫入兩個字節(jié)的數(shù)據(jù)來完成垂直與水平的坐標地址 )，再寫入兩個 8 位的資料到繪圖 RAM，而地址計數(shù)器（ AC）會自動加一。 鍵盤及 ZLG7290芯片 芯片引腳及說明 采用 24 引腳封裝引腳圖 39 所示，引腳說明如表 32 所示 。其基本功能如下： 一、 鍵盤去抖動處理 當鍵被按下和放開時，可能會出現(xiàn)電平狀態(tài)反復變化，鍵盤抖動。 二、 雙鍵互鎖處理 當有兩個以上按鍵被同時按下時， ZLG7290 只采樣優(yōu)先級高的按鍵（優(yōu)先順序為 S1S2…S64 ，如同時按下 S2 和 S18 時采樣到 S2）。 四、 功能鍵處理 功能鍵能實現(xiàn) 2 個以上按鍵同時按下來擴展按鍵數(shù)目或實現(xiàn)特殊功能 。 4 系統(tǒng)軟件設計 軟件系統(tǒng)設計 頻率測量 速度里程計算 里程顯示