數(shù)字ic設(shè)計(jì)流程(ppt50頁(yè))-閱讀頁(yè)
2025-03-15 00:54本頁(yè)面
【正文】 ETLIST verilog Standcell library LAYOUT GDSII 對(duì)功能，時(shí)序，制造參數(shù)進(jìn)行檢查 TAPEOUT 綜合工具根據(jù)基本單元庫(kù)的功能 時(shí)序模型，將行為級(jí)代碼翻譯成具體的電路實(shí)現(xiàn)結(jié)構(gòu) 布局布線工具根據(jù)基本單元庫(kù)的時(shí)序 幾何模型，將電路單元布局布線成為實(shí)際電路版圖 數(shù)字 IC設(shè)計(jì)流程 前端設(shè)計(jì) (RTL to Netlist) ? RTL（ Register Transfer Level） 設(shè)計(jì) 利用硬件描述語(yǔ)言，如 verilog，對(duì)電路以寄存器之間的傳輸為基礎(chǔ)進(jìn)行描述 ? 綜合： 將 RTL級(jí)設(shè)計(jì)中所得的程序代碼翻譯成實(shí)際電路的各種元器件以及他們之間的連接關(guān)系，可以用一張表來表示，稱為門級(jí)網(wǎng)表（ Netlist）。 模擬電路設(shè)計(jì)的迭代次數(shù)甚至更多。 ? 綜合 1. Synopsys的 DC 2. Cadence的 RTL Compliler號(hào)稱時(shí)序，面積和功耗都優(yōu)于 DC，但是仍然無法取代人們耳熟能詳?shù)?DC. 3. BuildGates ：與 DC同期推出的綜合工具，但是在國(guó)內(nèi)基本上沒有什么市場(chǎng)，偶爾有幾家公司用。 ? LVS： Layout Versus Schematic，版圖電路圖一致性檢查。 Floorplan→specify Floorplan 我們需要芯片具體的尺寸要求改變里面的數(shù)值。 DFM的目的在于提高良率。 LVS（ layout versus schematic ） ? LVS： LVS是為了檢查版圖文件功能與原有電路設(shè)計(jì)功能的一致性 。 用人單位要求 ? 高級(jí)數(shù)字前端電路工程師 工作地點(diǎn)：成都 職位描述： 1. 完成公司 ASIC數(shù)字前端的設(shè)計(jì)和驗(yàn)證； 2. 配合數(shù)字后端部門完成 ASIC的后端設(shè)計(jì)； 3. 配合測(cè)試部門完成 ASIC的測(cè)試； 4. 完成相關(guān)文檔的整理與編寫。 4. 良好的溝通協(xié)調(diào)能力及團(tuán)隊(duì)合作精神。 任職資格： 1. 微電子相關(guān)專業(yè)，本科以上學(xué)歷。 謝謝 演講完畢，謝謝觀看！
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1