eda步進(jìn)電機(jī)控制設(shè)計-閱讀頁
2024-07-26 11:47本頁面
【正文】 lkk=39。 THENIF t1399 THEN t1:=t1+1。 IF t(3 DOWNTO 0)9 THENt(3 DOWNTO 0):=t(3 DOWNTO 0)+1。IF t(7 DOWNTO 4)9 THEN t(7 DOWNTO 4):=t(7 DOWNTO 4)+1。IF t(11 DOWNTO 8)9 THEN t(11 DOWNTO 8):=t(11 DOWNTO 8)+1。IF t(15 DOWNTO 12)9 THEN t(15 DOWNTO 12):=t(15 DOWNTO 12)+1。END IF。END IF。 END IF。039。END IF。count=t。END block。EVENT AND clkk=39。 THEN d2=count。END PROCESS。BEGINIF rst=39。 THEN t:=0。t:=0。END IF。END PROCESS。BEGINIF rst=39。 THEN t:=00。data_ledin=1111。 data_ledin=d2(3 DOWNTO 0)。WHEN 01=shift=1101。 t:=t+1。 data_ledin=d2(11 DOWNTO 8)。WHEN 11=shift=0111。 t:=00。t:=00。END IF。END block。0 WHEN0001=data_led=11111001。2WHEN0011=data_led=10110000。4WHEN0101=data_led=10010010。6WHEN0111=data_led=11111000。8WHEN1001=data_led=10010000。No SIGNAL。END PROCESS。END Behavioral。USE 。USE 。 復(fù)位信號/系統(tǒng)時鐘/減速輸入/加速輸入 count:out STD_LOGIC )。ARCHITECTURE Behavioral OF bianpin ISSIGNAL con:integer range 1 to 100:=50。039。BEGINPROCESS(clkk,add,sub,rst) 加減鍵處理模塊VARIABLE con1:integer range 1 to 100:=50。039。ELSIF clkk39。139。039。END IF。039。END IF。END IF。END PROCESS。BEGINIF rst=39。 THEN t:=0。EVENT AND clk=39。 THEN IF t=1499999 THEN clkk=not clkk。ELSE t:=t+1。END IF。PROCESS(clk,con,t1,rst) 變頻模塊BEGINIF rst=39。 THEN t1=0。count=39。 ELSIF t1=con THEN count=39。t1=t1+con。039。 END IF。END PROCESS。圖 車輛與動力工程學(xué)院課程設(shè)計說明書圖 /**/按鍵去抖模塊LIBRARY IEEE。USE 。ENTITY anjianqd IS PORT (clk,key:in STD_LOGIC。輸出按鍵END anjianqd。BEGINPROCESS(clk)VARIABLE t:integer range 1 to 256000。EVENT AND clk=39。 THEN IF t=2 THEN t:=1。139。clkk=39。END IF。END PROCESS。BEGINPROCESS(clk)BEGINIF clk39。139。139。d0=key。車輛與動力工程學(xué)院課程設(shè)計說明書r=not d0 and not d1。END IF。dly=r nor ndly。END block。BEGINPROCESS(clk)BEGINIF clk39。139。d0=dly。END PROCESS。END block。END Behavioral。USE 。USE 。時鐘/加鍵/減鍵/換向鍵/復(fù)位/起止鍵 step:out STD_LOGIC_VECTOR(3 DOWNTO 0)。 數(shù)碼管位選data_led:out STD_LOGIC_VECTOR(7 DOWNTO 0) )。ARCHITECTURE Behavioral OF step_top ISponent anjianqd IS PORT (clk,key:in STD_LOGIC。END ponent anjianqd。 count:out STD_LOGIC )。ponent step_motor IS PORT ( clk,rst : in STD_LOGIC。 clkkk:out STD_LOGIC。END ponent step_motor。 y:out STD_LOGIC 。END ponent ztsd。 shift:out STD_LOGIC_VECTOR(3 DOWNTO 0)。END ponent cepin。SIGNAL step1,step2:STD_LOGIC_VECTOR(3 DOWNTO 0)。u2:bianpinPORTMAP(clk=clk,sub=sub,add=add,count=count1,rst=rst)。u4:ztsd PORT MAP (clk=clk,key=sel1,y=y1,sel=sel2,rst=rst)。u6:anjianqd PORT MAP (clk=clk,key=startstop,keyo=startstop1)。step2(2)=step1(2) and y1。step2(0)=step1(0) and y1。step(2)=step2(2) and ss。step(0)=step2(0) and ss。BEGINIF rst=39。 THEN t:=39。ELSIF rising_edge(startstop1) THEN t:=not t。case t ISWHEN 39。=ss=39。WHEN 39。=ss=39。WHEN others=null。END PROCESS。車輛與動力工程學(xué)院課程設(shè)計說明書圖 圖 正轉(zhuǎn)運行波形仿真圖 反轉(zhuǎn)運行仿真波形車輛與動力工程學(xué)院課程設(shè)計說明書第四章 總結(jié)本文介紹了用 VHDL 語言設(shè)計的一種步進(jìn)電機(jī)控制器，根據(jù)仿真波形的分析，基本達(dá)到了設(shè)計初的要求，能完成步進(jìn)電機(jī)兩種工作模式的選擇，實現(xiàn)步進(jìn)電機(jī)正、反、停的要求，可以實現(xiàn)步進(jìn)電機(jī)頻率的控制。步進(jìn)電機(jī)控制相對簡單，但要處理好啟動、換向時的加速問題，否則容易產(chǎn)生“失步”現(xiàn)象，對電機(jī)造成不必要的沖擊。,王彥,陳文光,:電子工業(yè)出版社 2022. .第六屆電子大賽資料（多謝老師提供）.，：。
公司管理相關(guān)推薦
鄂ICP備17016276號-1