【正文】 rocessing is needed. At the same time improvement from controller and hardware structure is obtained. FPGA array processor is used to implement predictivecontrol system. Due to the FPGA hardware implement, recurrent method for Matrix inversion in the predictivecontrol is briefly discussed. Predictivecontrol processor array structure is designed. In the design, adopting hierarchy and module method, the entire algorithm is divided into function modules, flows of function modules have been drawed. Such as overall system structure design, basic processor design, recurring matrix inversion processor array design, output prediction processor array design, control increment III calculation, parameter identification, and so on. Every functional module is simulated using software Modelsim. The simulation result is given. HDL description language is applied in the models of design. Analyzes the results of simulation and receives some useful conclusions. So inline optimization speed is raised and the size and cost is reduced, the application field is greatly expanded. Key words:Predictivecontrol algorithm。處理器陣列 。 設(shè)計(jì)中的各模塊均采用 HDL 通用硬件描述語(yǔ)言進(jìn) 行描述，對(duì)仿真結(jié)果進(jìn)行了分析表明 :采用 FPGA 陣列處理器實(shí)現(xiàn)預(yù)測(cè)控制系統(tǒng)，能大幅提高預(yù)測(cè)控制的在線優(yōu)化速度，減小控制器面積，擴(kuò)大預(yù)測(cè)控制的應(yīng)用領(lǐng)域 . 關(guān)鍵詞 :預(yù)測(cè)控制算法 。包括系統(tǒng)的總體結(jié)構(gòu)設(shè)計(jì)，基本的處理器單元的設(shè)計(jì)，遞推求逆算法的處理器陣列設(shè)計(jì)，輸出預(yù)測(cè)的處理器陣列設(shè)計(jì)，控制增量的計(jì)算，參數(shù)辨識(shí)等。論文首先介紹了廣義預(yù)測(cè)控制算法以及改進(jìn)的算法，由于算法主要涉及矩陣相關(guān)的運(yùn)算需要進(jìn)行大量的數(shù)據(jù)計(jì)算和處理，為了減少數(shù)據(jù)計(jì)算的復(fù)雜性， 從實(shí)現(xiàn)算法的控制器的硬件結(jié)構(gòu)上改進(jìn)，因此采用 FPGA陣列處理器實(shí)現(xiàn)預(yù)測(cè)控制系統(tǒng)。 I 基于 FPGA 的預(yù)測(cè)控制器 設(shè)計(jì) 摘 要 預(yù)測(cè) 控制是隨著自適應(yīng)控制的研究而發(fā)展起來(lái)的一種先進(jìn)的計(jì)算機(jī)控制算法， FPGA 具有很強(qiáng)的并行運(yùn)算能力，運(yùn)行速度快，采用 FPGA 陣列處理器實(shí)現(xiàn)預(yù)測(cè)控制系統(tǒng) ， 能大幅提高預(yù)測(cè)控制的在線優(yōu)化速度 。 本文在 Xilinx 公司的集成開發(fā)環(huán)境 中，采用硬件描述語(yǔ)言 HDL 編程，調(diào)用 IP 核等輸入方式，完成了預(yù)測(cè)控制改進(jìn)算法的 PPGA 設(shè)計(jì)與實(shí)現(xiàn)。針對(duì)基于 FPGA硬件實(shí)現(xiàn)的特點(diǎn)介紹了求解預(yù)測(cè)控制中逆矩陣的遞推算法，設(shè)計(jì)出了預(yù)測(cè)控制的處理器陣列結(jié)構(gòu) .在設(shè)計(jì)中采用層次化，模塊化的思想，將整個(gè)算法劃分成多個(gè)功能模塊，畫出了各模塊的流程圖。最后用 Modelsim 仿真軟件對(duì)各模塊進(jìn)行了仿真，給出了仿真結(jié)果。FPGA。矩陣求逆 。 FPGA。 Matrix inversion。它的問世，一方面是受到了計(jì)算機(jī)技術(shù)發(fā)展的推動(dòng)，另一方面也來(lái)自復(fù)雜工業(yè)控制實(shí) 踐向高層優(yōu)化控制提出的挑戰(zhàn)。近年來(lái)，模型預(yù)測(cè)控制的應(yīng)用逐漸跨越工業(yè)控制，而延伸到航空、機(jī)電、網(wǎng)絡(luò)、交通等眾多領(lǐng)域。 當(dāng)前的個(gè)人電腦使用雙核、 4 核、 16 核處理器來(lái)執(zhí)行各項(xiàng)任務(wù)。這項(xiàng)突破或?qū)⒃诮窈髱啄觊_啟一個(gè)超高速運(yùn)算的新時(shí)代，使家庭用戶不再對(duì)運(yùn)行緩慢的電腦系統(tǒng)感到沮喪。 研究人員采用了一種名為 “ 現(xiàn)場(chǎng)可編程門陣列 ”( 以下簡(jiǎn)稱 “FPGA”) 的芯片，使得微晶片就像都含有數(shù)百萬(wàn)個(gè)晶體管一樣，而晶體管則是任何電路的基本組成部分。這樣一 來(lái)，用戶可以將晶體管劃分成一個(gè)個(gè) “ 小群體 ” ，要求每個(gè)“ 小群體 ” 完成不同的任務(wù)。在測(cè)試中， FPGA 芯片每秒能處理 5GB 的數(shù)據(jù)，處理速度大概相當(dāng)于當(dāng)前臺(tái)式機(jī)的 20 倍。 范德堡韋德 (Wim Vander Bau Whe De)博士和美國(guó)馬薩諸塞大學(xué)盧維爾分校的同行共同實(shí)施。 FPGA 芯片的處理能力強(qiáng)大，由于速度更快，能耗相當(dāng)?shù)?，是我們更為環(huán)保的選擇。范德堡韋德的研究團(tuán)隊(duì)給每個(gè)內(nèi)核分配一定量的專用存儲(chǔ)空間，從而加快了處理器的運(yùn)算速度。在測(cè)試中， FPGA芯片每秒能處理 5GB 的數(shù)據(jù)，處理速度大概相當(dāng)于當(dāng)前臺(tái)式機(jī)的 20 倍 范德堡韋德博士說(shuō)： “ 這只是初期概念驗(yàn)證研究，我們?cè)噲D展示對(duì) FPGA 編程的便捷 方式，令其超高速處理的潛力可以更為廣泛地應(yīng)用于未來(lái)的運(yùn)算器和電子設(shè)備上。 ” “ 但是，我們看到，包括英特爾和 ARM 在內(nèi)的一些廠商已經(jīng)宣布將開發(fā)集成傳統(tǒng) CPU 與 FPGA 芯片的微晶片。 ” 范德堡韋德希望在 20xx 年 3 月應(yīng)用重構(gòu)運(yùn)算國(guó)際研討會(huì)上詳細(xì)介紹他的研究發(fā)現(xiàn)。但隨著科學(xué)技術(shù)的不斷進(jìn)步和工業(yè)生產(chǎn)的迅速發(fā)展，對(duì)大型、復(fù)雜和不確定性系統(tǒng)實(shí)行自動(dòng)控制的要求不斷提高，使得現(xiàn)代控制理論的局限性日益明顯。因此，很多學(xué)者開始打破傳統(tǒng)控制思想和體系框架的束縛，試圖面向工業(yè)過程的具體特點(diǎn)，尋找對(duì)模型要求低、在線計(jì)算方便、綜合效果好的控制算法。 4 預(yù)測(cè)控制正是在工業(yè)實(shí)踐過程中逐步發(fā)展起來(lái)的一種新型 的計(jì)算機(jī)控制算法。 正是由于預(yù)測(cè)控制具有上述的特點(diǎn)及優(yōu)勢(shì)，使其特別適用于控制無(wú)法建立精確數(shù)字模型的復(fù)雜的現(xiàn)代工業(yè)生產(chǎn)過程，所以它一出現(xiàn)就受到國(guó)內(nèi)外工程界的重視，并在復(fù)雜工業(yè)過程中得到成功應(yīng)用，顯示出強(qiáng)大的生命力，它的應(yīng)用領(lǐng)域也已擴(kuò)展到諸如化工 、石油、電力、冶金、機(jī)械、國(guó)防、輕工等各工業(yè)部門。作為先進(jìn)控制和過程控制的典型代表，它的出現(xiàn)對(duì)復(fù)雜工業(yè)過程控制產(chǎn)生了深刻影響，是一類很有發(fā)展前途的新型計(jì)算機(jī)控制算法。由于預(yù)測(cè)控制具有在不確定環(huán)境下進(jìn)行優(yōu)化控制的共性機(jī)理，使其應(yīng)用也逐漸跨越工業(yè)過程，延伸到航空、機(jī)電、環(huán)境、網(wǎng)絡(luò)、交通等眾 多領(lǐng)域，已成功應(yīng)用于航海、航空、道路運(yùn)輸以及一些微型設(shè)備中。這也是預(yù)測(cè)控制在新應(yīng)用中面臨的迫切問題。由于預(yù)測(cè)控制的優(yōu)化過程是在有限的采樣時(shí)間間隔內(nèi)反復(fù)在線計(jì)算求解 5 優(yōu)化問題，這就需要準(zhǔn)確快速的優(yōu)化算法，在每個(gè)時(shí)間間隔內(nèi)快速準(zhǔn)確地求出最優(yōu)解。特別是在快速系統(tǒng)中，由于預(yù)測(cè)算法優(yōu)化過程中有多維搜 索的復(fù)雜性，使整個(gè)算法的快速性受到限制。因此，為滿足新的應(yīng)用領(lǐng)域的要求，需要尋求新的方法加快預(yù)測(cè)控制算法的在線求解速度，提高其控制器的實(shí)時(shí)性。最近十年， FPGA 已被成功應(yīng)用于很多領(lǐng)域，如通信、數(shù)據(jù)處理、儀器、工 業(yè)控制、軍事和航空航天等。這種方法的優(yōu)點(diǎn)是系統(tǒng)結(jié)構(gòu)比較簡(jiǎn)單，運(yùn)算速度快，實(shí)時(shí)性高。二是基于 Nios II 軟核處理器的 SOPC 方案，這種方案中， FPGA 中嵌入了一個(gè)軟核處理器 —— Nios II 嵌入式處理器。 Nios II 處理器是可定制的，并且可以通過自定制指令和硬件加速器來(lái)提高算法的運(yùn)算速度，提升系統(tǒng)性能。這是本文采用的方案。因此，采用 FPGA 芯片實(shí) 現(xiàn) MPC 算法，就能使其在線求解速度得到提高，提高其控制器的實(shí)時(shí)性。而采用 SOPC（ System On Programmable Chip， SOPC）技術(shù)，可以在一片 FPGA 芯片上實(shí)現(xiàn)整個(gè)預(yù)測(cè)控制器，從而使預(yù)測(cè)控制器的體積大大縮小，可以實(shí)現(xiàn)控制器的微型化，這樣會(huì)使控制器的可植入性得到很大提高。而且 FPGA 在軍事及航空航天領(lǐng)域的廣泛應(yīng)用證實(shí)了其高可靠性。 4) 高靈活性及低功耗： FPGA 的現(xiàn)場(chǎng)可編程性，使用戶可以反復(fù)地編程、擦除、使用，或者保持在外圍電路不變的情況下，采用不同設(shè)計(jì)就可以實(shí)現(xiàn)不同的功能。此外，隨著半導(dǎo)體技術(shù)的發(fā)展， FPGA 的功耗不斷降低，非常適合于要求低功耗設(shè)備的場(chǎng)合。 7 主要內(nèi)容 本文主要完成了以下工作： 1. 廣義預(yù)測(cè)控制算法，并進(jìn)行了 Matlab/Simulink 數(shù)字仿真； 2. 采用基于 Nios II 嵌入式軟核處理器的 FPGA/SOPC 方案，利用 SOPC Builder 在 FPGA 芯片上構(gòu)建 SOPC 系統(tǒng)，完成其硬件系統(tǒng)與軟件系統(tǒng)的設(shè)計(jì)，主要包括 Nios II 內(nèi)核及標(biāo)準(zhǔn)組件的配置、自定制指令設(shè)計(jì)及自定制組件設(shè)計(jì)等，設(shè)計(jì)完 成基于 FPGA 的預(yù)測(cè)控制器 。 FPGA 技術(shù) FPGA 是由可配置（或者可編程）邏輯塊組成的數(shù)字集成電路，用戶可根據(jù)功能需求對(duì)其進(jìn)行重新配置，以實(shí)現(xiàn)用戶的功能。 FPGA 的出現(xiàn)既解決了原有可編程器件門電路數(shù)有限的缺點(diǎn)，又克服了 ASIC（ Application Specfic Integrated Circuit，專用集成芯片）的不足，是一種新型的電路實(shí)現(xiàn)技術(shù)。FPGA 在通信、數(shù)據(jù)處理、儀器、工業(yè)控制、軍事和航空航天等眾多領(lǐng)域得到了廣泛應(yīng)用；隨著功耗和成本的進(jìn)一步降低， FPGA 還將進(jìn)入更多的應(yīng)用領(lǐng)域。盡管這些廠商生產(chǎn)的 FPGA 品種和型號(hào)繁多，具體結(jié)構(gòu)和性能指標(biāo)各有特色，但它們都有一個(gè)共同之處，即由邏輯功能塊排成陣列，并由可編程的互連資源連接這些邏輯功能塊，從而實(shí)現(xiàn)不同的設(shè)計(jì)?？删幊踢壿嫻δ軌K是實(shí)現(xiàn)用戶功能的基本單元，多個(gè)邏輯功能塊通常規(guī)則地排成一個(gè)陣列結(jié)構(gòu)，分布于整個(gè)芯片；可編程輸入 /輸出塊完成 9 芯片內(nèi)部邏輯與外部管腳之間的接口，圍繞在邏輯單元陣列四周；可編程內(nèi) 部互連資源包括各種長(zhǎng)度的連線線段和一些可編程連接開關(guān)，它們將各個(gè)可編程邏輯塊或輸入 /輸出塊連接起來(lái)，構(gòu)成特定功能的電路。此外，還包含其他一些模塊，如 RAM、 PLL、硬件乘法器、 DSP 模塊等。圖 為 Xilinx 公司的 FPGA 結(jié)構(gòu)示意圖。目前， FPGA 一般是基于 SRAM 工藝的， 10 其基本可編程邏輯單元幾乎都是由查找表（ LUT， Look Up Table）和寄存器（ Register）等模塊組成的。為了使 FPGA 有更靈活的應(yīng)用，目前大多 數(shù) FPGA 的 I/O 單元被設(shè)計(jì)為可編程模式，即通過軟件的靈活配置，可以適配不同的電氣標(biāo)準(zhǔn)與 I/O 物理特性；可以調(diào)整匹配阻抗特性，上下拉電阻；可以調(diào)整輸出驅(qū)動(dòng)電流的大小等。有全局性的專用布線資源，用以完成器件內(nèi)部的全局時(shí)鐘和全局復(fù)位 /置位的布線；有長(zhǎng)線資源，用以完成器件 Bank（分區(qū)）間的一些高速信號(hào)和一些第二全局時(shí)鐘信號(hào)的布線；還有短線資源，用以完成基本邏輯單元之間的邏輯互聯(lián) 與布線。 FPGA 內(nèi)部嵌入 CPU 或 DSP 等處理器，使 FPGA 在一定程度上具備了實(shí)現(xiàn)軟硬件聯(lián)合系統(tǒng)的能力， FPGA 正逐步成為 SOPC（ System On Programmable Chip）的高效設(shè)計(jì)平臺(tái)。從最初的 1200 個(gè)可用門， 90 年代時(shí)幾十萬(wàn)個(gè)可用門，發(fā)展到目前數(shù)百萬(wàn)門至上千萬(wàn)門的單片 FPGA 芯片， Xilinx、 Altera 等世界頂級(jí)廠商已經(jīng)將 FPGA 器件的集成度提高到一個(gè)新的水平。與專用集成電路 ASIC 相比， FPGA 具有靈活性高、設(shè)計(jì)周期短、成本低、風(fēng)險(xiǎn)小等優(yōu)勢(shì)，因而得到了廣泛應(yīng)用，各項(xiàng)相關(guān)技術(shù)也迅速發(fā)展起來(lái)，F(xiàn)PGA 目前已 經(jīng)成為數(shù)字系統(tǒng)設(shè)計(jì)的重要硬件基礎(chǔ)。 可以說(shuō)， FPGA 芯片是目前小批量系統(tǒng) 提高系統(tǒng)集成度、可靠性的最佳選擇之一。 SOPC 技術(shù) 可編程片上系統(tǒng)（ System On Programmable Chip， SOPC）是一種特殊的嵌入式系統(tǒng)，是由美國(guó) Altera 公司于 20xx 年最早提出的。 SOPC 結(jié)合了 SoC 和 FPGA 各自的優(yōu)點(diǎn)，具備以下基本特征： 1) 至少包含一個(gè)以上的嵌入式處理器 IP Core； 2) 具有小容量片內(nèi)高速 RAM 資源； 3) 豐富的 IP Core 資源可供靈活選擇； 4) 足夠的片上可編程邏輯資源； 5) 單芯片、低功耗、微封裝。目前最常用的嵌入式系統(tǒng)大多采用了含有 ARM 的 32 位 IP 處理器核的器件。這樣就能使得 FPGA 靈活的硬件設(shè)計(jì)和硬件實(shí)現(xiàn)與處理器強(qiáng)大的軟件功能結(jié)合，高效地實(shí)現(xiàn) SOPC 系統(tǒng)。在第一種實(shí)現(xiàn)方案中，由于硬核是預(yù)先植入的，其結(jié)構(gòu)不能改變，功能也相對(duì)固定，無(wú)法裁減硬件資源，而且此類硬核多來(lái)自第三方公司，其知識(shí)產(chǎn)權(quán)費(fèi)用導(dǎo)致成本地增加。最具有代表性的嵌入式軟核處理器是 Altera 公司的 NiosII 軟核處理器。 HardCopy 就是利用原有