【正文】 通過串行口，來自單片機的頻率控制字對集成鎖相芯片 的 內部分頻器進行設置，將所需頻率 fo進行 10(M ＋ 1)次分頻作為一路鑒相輸入，將參考頻率 fr 進行 (R＋ 1)分頻作為另一路鑒相輸入，通過鑒相器后得到反映兩路鑒相信號誤差的輸出 PD_U 和 PD_D， PD_U 和 PD_D 經過環(huán)路濾波器，對噪聲和雜散等干擾進行抑制后得到 VCO 的控制電壓，控制 VCO 工作，使 VCO 輸出頻率鎖定在 fo(fo＝［ 10 改變單片機控制數據，可以選擇不同的波道。 鎖相環(huán)基本原理 鎖相環(huán)路是一個相位差自動調節(jié)系統，首先給出圖 21 所示的最基本的鎖相環(huán)方框圖。 鑒相器 PD 環(huán)路濾波器 LF 壓控振蕩器 VCOU1 ( t )輸 入 U d ( t ) U c ( t ) 輸 出U 2 ( t ) 圖 21 基本鎖相環(huán)方框 圖 鑒相器是相位比較裝置，所以有時也叫做相位比較器或相敏檢波器。 環(huán)路濾波器的作用是濾除誤差電壓 ud(t)中的高頻成分和噪聲，以保證環(huán)路所要求的性能，增加系統的穩(wěn)定性。 整個鎖相環(huán)的工作原理，首先假設輸入信號 u1(t)的角頻率ω 1 等于ω 0，而ω 0 為 VCO的中心頻率，也即控制 電壓 uc(t)=0 時的頻率。因此 VCO 輸出頻率必然為其中心頻率ω 0。 現在假設輸入信號頻率在 t0 時刻突變 △ ω，如圖 22 所示，輸入信號的相位則開始偏離輸出信號相位，兩者之間產生相位差，并隨時間而增大。 無錫職業(yè)技術學院畢業(yè)設計說明書 6 顯然，此時 VCO 的工作頻率ω 2 比其中心頻率ω 0 高 △ ω。 如果輸入信號是一個低頻調制的調頻信號，則環(huán)路濾波器輸出就是解調出來的低頻信號，因此鎖相環(huán)可用作調頻信號解調器。 鎖相環(huán)的這些功能，就在于它是控制輸出信號 u2(t)相位的伺服系統。 鎖相環(huán)實質是個相位誤差控制系統。在環(huán)路開始工作時，如果輸入信號頻率與壓控振蕩器頻率不同，則由于兩信號之間存在固有的頻率差，相位差勢必一直在變化，鑒相器輸出的誤差電壓就在一定范圍內變化 。若壓控振蕩器的頻率能夠變化到與輸入信號頻率相等，在滿足穩(wěn)定性條件下就在這個頻率上穩(wěn)定下來。 它利用環(huán)路的窄帶跟蹤與同步特性，將鑒相器一端 VCO 的輸出相位與另一端晶振參考的相位保持同步，實現鎖定輸出頻率的功能。 一個典型的鎖相頻率合成器的原理框圖如圖 23 所示 設晶振的輸出頻率為 fr， VCO的輸出頻率為 f0，則它們滿足公式 (21) 其中 R 和 N 分別為參考分頻器和主分頻器的分頻比，在外部設置并行或串行數據控制分頻比，就可以產生出所需要的頻率信號。 晶振 R 分頻器 鑒相器 PD 環(huán)路濾波器L P F壓控振蕩器V CO數據寄存器 N 分頻器控制數據θ i θ oθ eθ O ` 圖 23 鎖相環(huán)頻率合成器的原理框圖 鎖相環(huán)是傳遞相位的閉環(huán)系統，只要研究環(huán)路的相位數 學模型或基本方程就可以獲得環(huán)路的完整性能。 無錫職業(yè)技術學院畢業(yè)設計說明書 9 第三章 鎖相頻率合成器的設計 鎖相頻率合成系統的簡介 本系統由單片機控制、頻率合成及壓控 LC 振蕩模塊組成，系統方框圖如圖 31 所示，其中頻率合成器、壓控振蕩器產生高穩(wěn)定度的正弦波形，而單片機部分是用來控制系統的各種功能及頻率的可編程程序分頻比并輸出給數碼管 顯示讀數。包含單片機、鍵盤、 LED 顯示屏。 （ 2）頻率合成模塊。它的工作原理是用一個高穩(wěn)定的參考振蕩器即晶振作為參考頻率 fr，然后信號通過集成鎖相頻率 合成模塊進行鎖定和合成，合成頻率又經過低通濾波器進行環(huán)路參數調整再輸出到壓控振蕩器，這時的輸出頻率為 Nfr，壓控振蕩器又反饋信號回該集成鎖相頻率合成模塊，在這過程中加入單片機傳輸串行碼來控制該集成模塊的分頻比。它除了包含有鑒相器（雙平衡模擬乘法器）和壓控振蕩器（射極耦合多諧振蕩器）之外，還有三個放大器（ ）限幅器和穩(wěn)壓電路等。能完成多種功 能，無錫職業(yè)技術學院畢業(yè)設計說明書 10 但該集成的壓控振蕩器的頻段跨越范圍不寬且工作頻率最高僅 35MHz。但由于采用串行編碼，測試起來不直觀，而且芯片不易購買。該芯片是一塊 14 位并行碼輸入的單模、單片鎖相環(huán)頻率合成器，片內包括外接晶體的振蕩分頻器 、一個可編程序分頻器、一個鑒相器和鎖定檢測器。最大可變分頻比為 16383，最高工作頻率為 60MHz。 本設計的特點是全面采用數字電路方案，因而工作穩(wěn)定可靠。數字頻率合成技術使輸出頻率準確和穩(wěn)定，頻率分辨率為基準頻率 10Hz 或 1kHz；由于晶體振蕩器具有很好的長期時間穩(wěn)定性，鎖相環(huán)具有很好的短期時間穩(wěn)定性，兩者相結合可在設計要求的頻率范圍 100Hz～ 16383kHz 內獲得近似于晶體振蕩器的頻率穩(wěn)定度，這是本方案最重要的特點。對于小型通用信號產生器而言，這是一個比較理想的設計方案。 MC1451512 是具有雙模分頻比預置定頻器的鎖相環(huán)頻率合成器集成電路。它具有三種封裝形式，以后綴字母加以區(qū)別，其中 MC145151P2 為 28 腳雙列直插式封裝， MC145151DW2 為 28 腳雙列直插式封裝， MC145151DW2 為 28 腳貼片封裝，MC145151FN2 為 28 腳貼片式環(huán)形封裝。 顯示部分：顯示部分主要有 LED 數碼管顯示和液晶顯示。 方 法成熟，無須為驅動顯示部分另外編程，而且價格便宜，但是顯示的內容有限，另外就是不夠美觀。 綜合考慮，我們選擇第一種方案。 由于電容三點式的克拉波的高穩(wěn)定性， 電容三點式振蕩電路又稱考畢茲振蕩電路所示 ,其結構與電感三點式振 蕩電路相似 ,只是將電感、電容互換了位置 .為了形成集電極回路的直流通路 ,.可以看出 ,它符合三點式振蕩電路 射同基反 的構成原則 ,滿足自激振蕩的相位平衡條件 . 這種振蕩電路的特點是振蕩頻率可做得較高 ,一般可達到 100MHz 以上 ,由于 C2 對高次諧波阻抗小 ,使反饋電壓中的高次諧波成分較小 ,因而振蕩波形較好 .電路的缺點是頻率調節(jié)不便 ,這是因為調節(jié)電容來改變頻率時 ,(既使 C C2 采用雙連可變電容 )C1 與 C2 也難于按比例變化 ,從而引起電路工作性能的不穩(wěn)定 .因此 ,該電路只適宜產生固定頻率的振蕩 . 用集成運放構成的電容 三點式振蕩電路 。我們還在振蕩器的后面加入了一級簡單的放大電路，提高輸出電壓。 壓控振蕩器為電容三點式，產生的波形較好且穩(wěn)定，從插頭 J1 送來的低通濾波器輸出電壓控制 了變容關 D1 的容量，從而控制 壓控振蕩器的頻率。振蕩管選用 C1906。 在調試過程中為了減小電源對振蕩頻率穩(wěn)定度的影響，我們采用 C6,C7,L2 對其進行高低頻濾波。在此 電路板的調試過程中發(fā)現在 Q1 的 bc 級間加一個 50pF 的補償電容，將會使振蕩頻率更加的穩(wěn)定。所謂的調制就是用攜帶信息的輸入信號 ui來控制載波信號 uC 的參數，使載波信號的某一個參數隨輸入信號的變化而變化。調幅波的特點是頻率與載 波信號的頻率相等，幅度隨輸入信號幅度的變化而變化；調頻波的特點是幅度與載波信號的幅度相等，頻率隨輸入信號幅度的變化而變化；調相波的特點是幅度與載波信號的幅度相等，相位隨輸入信號幅度的變化而變化 該單元是系統工作的核心部分，根據題目要求，我們選用 Motorola 公司的 MC1451512 該集成芯片帶單模預置計數器接口，分別用14 條和 3 條并行輸入數據線控制 N 計數器和 R 計數器編排程序，其特征是包括參考振蕩器，可選參考頻率分頻器，數字相位檢測器和可以編程的除以 N 的 14 比特計數器。 N 計數器的輸出，單模并行編程。 R 值： 8， 128， 256， 512， 1024， 2048， 4096， 8192，247。 在其內部“線性化”的數字頻率相位檢測器能改進傳輸函數的線性度，其內部結構如圖 32。 : （ 1） fin 為頻率輸入端，合成器的除 N 部分的輸入 fin 一般是從 VCO 導出而以交流方式耦合到本器件，對于振幅較強的信號（標準 CMOS 邏輯電平），直流耦合也是適用的。 表 31 地址碼 圖 33 MC1451512芯片 （ 3） N0N11 為 N 計數器的編程輸入，當除 N 計數器的計數為零時，這些輸入端供給預調計數器的數據。上拉電阻保證輸入端在斷開時停留在邏輯“ 1”，而只需要一個 SPST 開關將數據改變成“零”態(tài)。適當數值的調頻電容必須從 OSCin 和OSCout 連到地。為了達到這一目的也可用雙端輸出。 當參考頻率 rf 設定為 5k，輸出頻率 0f 為 35MHz39MHz，可采用直接分頻方式，環(huán)路的可編程分頻器的分頻比 N 由下式計算得： rffN 0? （ 41） 計算得最小分頻比 minN =7000，最大分頻比 maxN =7800。本系統采用無源比例積分濾波器，其結構簡單，性能穩(wěn)定，調試方便。為了使環(huán)路工在最佳工作狀態(tài)，在電路調試時要根據需要對 R R2 和 C1 的值作適當的調整，以及對 VCO 中的電感線圈作出適當。進而控制振蕩頻率，并顯示其送出的頻率值。 圖 34 單片機模塊框圖 無錫職業(yè)技術學院畢業(yè)設計說明書 15 單片機模塊部分由鍵盤輸入數值，然后通過數碼管顯示讀值，其中用到了單片機芯片AT89C5顯示驅動 CD4511 和譯碼器 74LS138。該器件采用 ATMEL 高密度非易失存儲器制造技術制造， AT89C51 單片機與工業(yè)標準的 MCS51 指令集和輸出管腳相兼容。 其引腳功能圖如圖 35 所示。 3． GND：接地。當P1 口的管腳第一次寫 1 時，被定義為高阻輸入。在 FIASH 編程時， P0 口作為原碼輸入口，當 FIASH 進行校驗時， P0 輸出原碼，此時 P0 外部必須被拉高。 P1 口管腳寫入 1 后，被內部上拉為高，可用作輸入， P1 口被外部下拉為低電平時，將輸出電流，這是由于內部上拉的緣故。 6． P2 口： P2 口為一個內部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸無錫職業(yè)技術學院畢業(yè)設計說明書 16 出 4 個 TTL 門電流，當 P2 口被寫 “1”時，其管腳被內部上拉電阻拉高，且作為輸入。這是由于內部上拉的緣故。在給出地址 “1”時，它 利用內部上拉優(yōu)勢，當對外部八位地址數據存儲器進行讀寫時，P2 口輸出其特殊功能寄存器的內容。 7． P3 口： P3 口管腳是 8 個帶內部上拉電阻的雙向 I/O 口，可接收輸出 4 個 TTL門電流。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 19． RST：復位輸入。 20． ALE/PROG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在平時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。然而要注意的是：每當用作外部數據存儲器時，將跳過一個 ALE 脈沖。此時， ALE 只有在執(zhí)行 MOVX， MOVC指令是 ALE 才起作用。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。在由外部程序存儲器取指期間，每個機器周期兩次 /PSEN