cmos二級(jí)密勒補(bǔ)償運(yùn)算放大器的設(shè)計(jì)說明-在線瀏覽
2025-05-25 05:17本頁面
【正文】 位置和壓擺率。而且Cc 的選擇和負(fù)載取值有關(guān)，所以我們盡量增大Cc，前提是滿足壓擺率指標(biāo)，然后增加gm1 以提高GBW。本設(shè)計(jì)中負(fù)載是3pF，考慮寄生電容存在，選取Cc ，在后面的步驟中可以通過迭代調(diào)整Cc 的值。3：選擇過驅(qū)動(dòng)電壓，VDSAT1 降低有助于提高共模輸入范圍,增大輸出擺幅，降低輸入失調(diào)電壓，提高電壓增益，提高共模抑制比，提高負(fù)電源抑制比。所以VDSAT1 。第一級(jí)電流增大有助于提高gm1，提高SRint，這里取IDS6＝4IDS1。5：計(jì)算M1,2 寬長比。當(dāng)α＝2 時(shí)，W1L1≥，由此得到L1。因此得到(W/L)1,2＝140μm/。6：計(jì)算M3,MM5 和M7 的寬長比。為保證小的失調(diào)，取L6＝L3,4＝（在Level 1 模型中反映不出）。由于gm6＝，IDS6＝4IDS1，得到VDSAT6＝，進(jìn)而得到W6＝240μm。M5 和M7 是偏置管，為保證小的寄生電容。從而得到(W/L)3,4＝10/，(W/L)6＝240/，(W/L)5＝18/，(W/L)7＝36/。要滿足式()，同時(shí)取(W/L)12＝4(W/L)13。取L13 ＝ L6 ＝ ， 得(W/L)13 ＝ (W/L)6/k2 ＝ 10μm/。取L8,9＝L7＝，得(W/L)8,9＝1/k2*(W/L)7＝。得到(W/L)14＝65μm/。至此，完成了電路中各器件參數(shù)的手工計(jì)算。運(yùn)放性能指標(biāo)：性能單位數(shù)值小信號(hào)低頻電壓增益 （DC Gain）dB單位增益帶寬 （UnitGain Bandwidth）MHz94相位裕度 （Phase Margin）度61轉(zhuǎn)換速率 （Slew Rate）V/μS建立時(shí)間 1% （Settling Time）ns52共模抑制比 （Common Mode Rejection Ratio）dB電源電壓 （Power Supply）V2輸入共模范圍 （Input Common Mode Range）V~電壓輸出范圍 （Output Range）V~負(fù)載電容 （Load Capacitance）pF3功耗 （Power Consumption）mW電源電壓抑制比 （Power Supply Rejection Range）dB12運(yùn)放性能指標(biāo)解釋：（1）小信號(hào)低頻電壓增益：運(yùn)放在小信號(hào)低頻輸入信號(hào)狀態(tài)下的電壓放大倍數(shù)。（3）相位
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1