【正文】 善 I/O控制模塊的功能，對(duì) I/O模塊中的觸發(fā)器電路進(jìn)行改進(jìn)并由 EPROM單元進(jìn)行編程，可實(shí)現(xiàn)不同類型的觸發(fā)器結(jié)構(gòu)，即 D、 T、 JK、 RS等類型的觸發(fā)器，如圖 。 第 2章 大規(guī)?？删幊踢壿嬈骷? 圖 觸發(fā)器可編程的 I/O控制模塊結(jié)構(gòu) RDKJS NNV CC鐘時(shí)步同編程陣列來結(jié)構(gòu)選擇觸發(fā)器極性選擇時(shí)鐘輸出允許控制I / O反饋選擇輸出選擇第 2章 大規(guī)?？删幊踢壿嬈骷? 圖 具有兩路積項(xiàng)和輸入與兩個(gè)觸發(fā)器的 I/O控制模塊結(jié)構(gòu) 去邏輯陣列E N A B L E邏輯陣列來S1C L K 1A R 1S2C L K 2A R 2DSPCDSPC輸出選擇I / O第 2章 大規(guī)?？删幊踢壿嬈骷? 5) 具有三路積項(xiàng)和輸入與兩個(gè)觸發(fā)器的 I/O控制模塊 如圖 ， 每個(gè) I/O模塊可接受三路積項(xiàng)和輸入 ，每路各有 4個(gè)乘積項(xiàng) 。 第 2章 大規(guī)?？删幊踢壿嬈骷? 圖 具有三路積項(xiàng)和輸入與兩個(gè)觸發(fā)器的 I/O控制模塊結(jié)構(gòu) 444ENQ2Q1I / OQ2Q1S3S0S2S1A R 2C L K 2A R 1C L K 1輯列陣邏去項(xiàng)和個(gè)3極性選擇QDQD第 2章 大規(guī)模可編程邏輯器件 (1) 一路積項(xiàng)和的輸出直接饋送到 I/O端 ， 而另兩路積項(xiàng)和的輸出則分別饋送到兩個(gè)觸發(fā)器的輸入端 D1和D2， 它們的輸出均可為 “ 內(nèi)藏 ” 工作方式 ， 通過編程控制可反饋到邏輯陣列總線中去 。 第 2章 大規(guī)?？删幊踢壿嬈骷? (3) 在組合邏輯輸出方式中 ， 通過編程控制可實(shí)現(xiàn) 8或 12個(gè)積項(xiàng)和的組合邏輯輸出 ， 而模塊中的中 、下兩路和項(xiàng)仍可分別饋送到兩個(gè)觸發(fā)器的 D1和 D2端 ，它們的輸出 Q1和 Q2為 “ 內(nèi)藏 ” 工作方式 ， 可通過編程反饋到邏輯陣列總線中去 。 第 2章 大規(guī)?？删幊踢壿嬈骷? (5) 兩個(gè)觸發(fā)器均可有各自的異步復(fù)位和時(shí)鐘信號(hào)：AR CLK1和 AR CLK2， 它們由編程邏輯陣列中的 4條積項(xiàng)線提供 。 第 2章 大規(guī)?？删幊踢壿嬈骷? (7) 當(dāng) I/O端作輸入端使用 ， 或 I/O模塊的輸出反饋到邏輯陣列總線中去時(shí) ， 均通過同一個(gè)反饋緩沖器輸出它們的同相和反相兩路信號(hào) ， 饋送到邏輯陣列總線中去 ， 而兩個(gè)觸發(fā)器的輸出 Q1和 Q2則通過各自的反饋緩沖器 ， 將它們的信號(hào) (同相及反相信號(hào) )饋送到邏輯陣列總線中去 。 第 2章 大規(guī)?？删幊踢壿嬈骷? 1． FLEX10K系列器件 FLEX10K系列器件是高密度陣列嵌入式可編程邏輯器件系列。 第 2章 大規(guī)?？删幊踢壿嬈骷? 為了增加邏輯系統(tǒng)要求的集成度，可編程邏輯不僅要增加密度，而且要有效地實(shí)現(xiàn)大量的邏輯電路。 FLEX10K器件可理想地用于復(fù)雜門陣列的各種場(chǎng)合，其特性如表 。由于有標(biāo)準(zhǔn)的門陣列，嵌入式門陣列在通用的門海結(jié)構(gòu)中實(shí)現(xiàn)一般邏輯。 每個(gè) FLEX10K器件包含一個(gè)實(shí)現(xiàn)存儲(chǔ)和專用邏輯功能的嵌入陣列和一個(gè)實(shí)現(xiàn)一般邏輯的邏輯陣列 。 第 2章 大規(guī)?？删幊踢壿嬈骷? 嵌入陣列由一系列嵌入陣列塊 (EAB)構(gòu)成。 邏輯陣列由邏輯塊 (LAB)構(gòu)成。每個(gè)邏輯單元有一個(gè) 4輸入查找表、一個(gè)可編程觸發(fā)器和一個(gè)實(shí)現(xiàn)進(jìn)位和級(jí)聯(lián)功能的專用信號(hào)路徑。 第 2章 大規(guī)?？删幊踢壿嬈骷? FLEX10K器件在上電時(shí)通過保存在 Altera串行配置 EPROM中的數(shù)據(jù)或系統(tǒng)控制器提供的數(shù)據(jù)進(jìn)行配置。 每組 LE連接到 LAB， LAB被分成行和列 ， 每行包含一個(gè) EAB。 IOE位于行通道和列通道的兩端 。 這些信號(hào)使用專用布線通道 。 4個(gè)全局信號(hào)可由 4個(gè)專用輸入引腳驅(qū)動(dòng) ， 也可由內(nèi)部邏輯驅(qū)動(dòng) ， 后者可以提供分頻信號(hào)或內(nèi)部異步清零信號(hào) 。 因?yàn)樗艽笠埠莒`活 ， 還可應(yīng)用于數(shù)字濾波和微控制器等領(lǐng)域 。 EAB的輸入和輸出可以用不同的時(shí)鐘 。 全局信號(hào)和 EAB的局部互連都可以驅(qū)動(dòng)寫使能信號(hào) 。 由于邏輯單元可驅(qū)動(dòng)EAB局部互連 ， 所以可以用來控制寫信號(hào)或 EAB時(shí)鐘信號(hào) 。 LAB構(gòu)成了 FLEX10K結(jié)構(gòu)的 “ 粗粒度 ” 構(gòu)造 ， 可以有效地布線 ， 并使器件的利用率和性能提高 。 每個(gè) LE含有一個(gè) 4輸入的 LUT、一個(gè)可編程的具有同步使能的觸發(fā)器 、 進(jìn)位鏈和級(jí)聯(lián)鏈 ， 如圖 。 每個(gè) LE可驅(qū)動(dòng)局部的以及快速通道的互連 。 LE有兩個(gè)驅(qū)動(dòng)互連通道的輸出引腳：一個(gè)驅(qū)動(dòng)局部互連通道，另外一個(gè)驅(qū)動(dòng)行或列快速互連通道。 FLEX10K的結(jié)構(gòu)提供了兩條專用高速通路，即進(jìn)位鏈和級(jí)聯(lián)鏈，它們連接相鄰的 LE但不占用通用互連通路。 利用級(jí)聯(lián)鏈， FLEX10K可以實(shí)現(xiàn)扇入很多的邏輯函數(shù)。 這個(gè)全局布線結(jié)構(gòu)即使在復(fù)雜的設(shè)計(jì)中也可預(yù)知性能 。 第 2章 大規(guī)?？删幊踢壿嬈骷? 快速通道互連由跨越整個(gè)器件的行 、 列互連通道構(gòu)成 。 行互連能夠驅(qū)動(dòng) I/O引腳 ， 饋給器件中的其他 LAB。 一個(gè)行通道可由一個(gè) LE或三個(gè)列通道之一來驅(qū)動(dòng)。 第 2章 大規(guī)?？删幊踢壿嬈骷? 行 、 列通道的進(jìn)入可以由相鄰的 LAB對(duì)其中的 LE來轉(zhuǎn)換 。這種靈活的布線使得布線資源得到更有效的利用 ， 如圖 。其中每個(gè)LAB根據(jù)其位置標(biāo)號(hào)表示其所在位置，位置標(biāo)號(hào)由表示行的字母和表示列的數(shù)字組成。 第 2章 大規(guī)?？删幊踢壿嬈骷? 圖 FLEX10K的互連資源 細(xì)節(jié)詳見圖 2 . 1 6細(xì)節(jié)詳見圖 2 . 1 7級(jí) 聯(lián) 鏈 與I O EI O EI O EI O EI O EI O EI O EI O EI O EI O EI O EI O EI O EI O Et o L A B B 4t o L A B B 5進(jìn)位鏈t o L A B A 4t o L A B A 5B2 B3B1A3A2( I O E )列 連 線 帶行 連 線 帶L A BL A BL A BL A BL A BA1L A B……I O EI O EI O EI O EI O EI O E… ……………… ……… … …… … …第 2章 大規(guī)模可編程邏輯器件 5) I/O單元 (IOE) 一個(gè) I/O單元 (IOE)包含一個(gè)雙向的 I/O緩沖器和一個(gè)寄存器。 IOE的寄存器也可當(dāng)作需要快速“時(shí)鐘到輸出”性能的數(shù)據(jù)輸出寄存器使用。 IOE可用作輸入、輸出或雙向引腳。圖 FLEX10K的 I/O單元 (IOE)。外圍控制總線利用高速驅(qū)動(dòng)器使器件中電壓擺率達(dá)到最小。 第 2章 大規(guī)?？删幊踢壿嬈骷? l 行到 IOE的連接 。 該行中的所有 LE都可訪問這個(gè)信號(hào) 。 連接每一行通道的每個(gè)邊的 IOE可達(dá) 8個(gè) ， 如圖 。 當(dāng) IOE作為輸入時(shí) ， 可驅(qū)動(dòng)兩個(gè)獨(dú)立的列通道 。 兩個(gè) IOE連接列通道的每個(gè)邊 。 FLEX10K器件為每個(gè) I/O引腳提供一個(gè)可選的開漏輸出 (等效于集電極開路 )。 第 2章 大規(guī)?？删幊踢壿嬈骷? 圖 FLEX10K列到 IOE的連接 2 個(gè)列通道多路選擇器驅(qū)動(dòng)每個(gè) IO E 最多可驅(qū)動(dòng)每個(gè) I O E 由一個(gè) 16 選 1↓↑列連線帶nmnnmI O E 1I O E 1第 2章 大規(guī)模可編程邏輯器件 2． FLEX8000系列器件 FLEX8000系列器件是高密度陣列嵌入式可編程邏輯器件系列 ， 采用 μm CMOS SRAM工藝制造；具有在系統(tǒng)可配置特性；在所有 I/O端口中有輸入 /輸出寄存器； V 或 V 工作模式；由 Altera 公司的MAX+plusⅡ 開發(fā)系統(tǒng)提供軟件支持 ， 可在 PC機(jī)或工作站上運(yùn)行 。每個(gè)邏輯單元 (LE—Logic Element)含有一個(gè) 4輸入查找表 (LUT—Look Up Table)和一個(gè)可編程寄存器。 LE的這種細(xì)區(qū)組結(jié)構(gòu)可高效地實(shí)現(xiàn)邏輯功能。每個(gè) LAB是一種獨(dú)立結(jié)構(gòu)，帶有公用輸入、互連和控制信號(hào)。 FLEX8000器件特性如表。 LAB按行、列排序，構(gòu)成邏輯陣列。每個(gè) IOE包含一個(gè)雙向 I/O緩沖器和一個(gè)可用作輸入 /輸出寄存的觸發(fā)器?？焖偻ǖ阑ミB是一系列連續(xù)的通路 ， 它們貫穿整個(gè)器件的長(zhǎng)和寬 。 下面對(duì) FLEX8000器件的邏輯單元 、邏輯陣列塊 、 快速通道互連和輸入 /輸出單元作進(jìn)一步的說明 。 每個(gè) LE含有一個(gè) 4輸入查找表 (LUT)、 一個(gè)可編程觸發(fā)器 、 一個(gè)進(jìn)位鏈路和一個(gè)級(jí)聯(lián)鏈路 ， 如圖 。 LE內(nèi)的可編程觸發(fā)器可配置為 D、 T、 JK或SR工作模式 。 對(duì)于純組合邏輯功能 ， 觸發(fā)器被旁路 ， LUT的輸出直接送到 LE輸出 。它們連接相鄰的 LE，而不占用局部互連資源。 LAB為大區(qū)組結(jié)構(gòu) ， 這種結(jié)構(gòu)的 FLEX8000器件能提供器件有效布線 、 高資源利用率和高性能 ， 如圖 。 快速通道互連是一系列連續(xù)的水平和垂直布線通路 ， 貫穿整個(gè)器件 。 相反 ， 在 FPGA器件中的分段布線 ， 需要用轉(zhuǎn)接矩陣來連接多段布線通路 ， 這樣將增加邏輯資源間的延時(shí) ， 因而降低了器件性能 。 另外 ， 每個(gè)互連可驅(qū)動(dòng) I/O端口或饋送到器件的其他 LAB。 第 2章 大規(guī)模可編程邏輯器件 圖 FLEX8000器件的 LAB LE7LE6LE5LE4LE3LE2LE1LE8行列互連行互連專用輸入輸出的進(jìn)位和級(jí)聯(lián)去 LA B右端的進(jìn)位和級(jí)聯(lián)輸入來自 LA B左端列互連2281688444444444424LA B控制信號(hào)（ 32 通道）LA B局部互連4… … ……………第 2章 大規(guī)?？删幊踢壿嬈骷? 圖 一個(gè) LE驅(qū)動(dòng)行和列互連 ?行通道每個(gè) LE 驅(qū)動(dòng)一個(gè)行通道L E 1L E 2到局域反饋到局域反饋每個(gè) LE 驅(qū)動(dòng)兩個(gè)列通道16 個(gè)列通道?第 2章 大規(guī)?？删幊踢壿嬈骷? 4) 輸入 /輸出單元 (IOE) 圖 /輸出單元 (IOE)的框圖 。 每個(gè) I/O端口有一個(gè)寄存器 ， 它可用作外部數(shù)據(jù)的輸入寄存器 ， 也可用作輸出寄存器 。 每個(gè) IOE有一個(gè)輸出緩沖器 ， 它具有可調(diào)整的輸出轉(zhuǎn)移速率 ， 可配置為低噪聲或高速度性能 。 第 2章 大規(guī)?？删幊踢壿嬈骷? 圖 IOE結(jié)構(gòu)圖 I / O 控制到行互連或列互連來自行互連或列互連CLR0CLRI/OE0OE49OE3CLKI/OE1CLK0OE266可編程反向器V CCV CCC L R ND Q轉(zhuǎn)換率控制第 2章 大規(guī)模可編程邏輯器件 3． MAX9000系列 MAX9000系列器件的特性可參見 FLEX10K系列及表 ， 器件結(jié)構(gòu)可參見 FLEX8000系列及圖～圖 。 FPGA器件及其開發(fā)系統(tǒng)是開發(fā)大規(guī)模數(shù)字集成電路的新技術(shù)。前 3個(gè)系列是三代漸進(jìn)而兼容的 FPGA產(chǎn)品，它們包含多種規(guī)格，如密度大小、速度高低、溫度范圍、封裝形式等，形成了系列產(chǎn)品。它們提供一組高性能、高密度數(shù)字集成電路，排列規(guī)則，組合靈活，可擴(kuò)展和用戶可編程的陣列結(jié)構(gòu)包含一組配置程序存儲(chǔ)器和 3類可配置單元：周邊的 I/O模塊、 CLB核心陣列和互連資源，如圖 。 第 2章 大規(guī)?？删幊踢壿嬈骷? 圖 XC3000/XC3100系列的 CLB結(jié)構(gòu) YX1 ( 使能)0 ( 輸入)RDKECECDABQY( 整體復(fù)位)DIGQXFQRDDM U X10FGD I NFGD I NQRDDM U X