【正文】 作為字符發(fā)生器， 或者用來存儲數(shù)學(xué)用表（如三角函數(shù)表、 指數(shù)函數(shù)表等）以及一些很成熟且用量很大的通用程序。 圖 5７是一個 4 4位二極管 ROM電路的示意圖。 顯然該電路表示固定存儲了 4個字，每個字有4位， 它們分別是 10 100 0101和 1111。 字線與位線交叉點上接有 MOS管表示該位存儲“ 1”， 無 MOS管表示該位存儲“ 0”。圖 5８存儲的內(nèi)容與圖 5７的相同。 Actel公司的可編程低阻電路元件 PLICE（ Programmable Low Impedance Circuit Element）反熔絲的結(jié)構(gòu)如圖 5’10所示， PLICE反熔絲是位于 n+擴散和多晶硅之間的介質(zhì)， 是和 CMOS以及其它工藝（如雙極型、 BiMOS等）相兼容的。反熔絲占用的硅片面積非常小，十分適宜于作集成度很高的可編程器件的編程元件。 UVEPROM通常簡稱為 EPROM， 它采用疊柵注入 MOS管（ Stacked gate Injection Metal Oxide Semiconductor， 即SIMOS管），其結(jié)構(gòu)示意圖和符號如圖 511（ a）、（ b）所示。上面的控制柵用于控制讀 /寫操作；下面的浮柵被包圍在絕緣材料 SiO2中，用于長期保存注入的電荷。 由此可見， PROM是利用 SIMOS管的浮柵上有無負電荷來存儲二進制數(shù)據(jù)的， 有負電荷表示存儲的是 1，無負電荷表示存儲的是 0，如圖 511（ c）所示。 在寫入數(shù)據(jù)時， 用戶通過編程器在 SIMOS管的漏極’源極間加以較高的電壓（ 20～ 25 V）， 使之發(fā)生雪崩擊穿現(xiàn)象。 在斷電后，浮柵上的電子沒有放電回路， 所以信息可以長久保存。擦除時間大約為 20～ 30分鐘，在所有的數(shù)據(jù)都被擦除后又可以重新寫入數(shù)據(jù)。在編程完畢后，通常用不透明的膠帶將玻璃窗遮住，以防數(shù)據(jù)丟失。 E2PROM和 Flash Memory不但可以用編程器反復(fù)編程，而且還可以用電擦除， 這大大提高了擦除速度。 3． ROM 【 例 51】 用適當(dāng)容量的 PROM實現(xiàn) 2 2快速乘法器?？梢栽O(shè)被乘數(shù)為 (A1A0)2，乘數(shù)為 (B1B0)2，則(A1A0)2 (B1B0)2 =(D3D2D1D0)2。 PROM的 PLD陣列圖如圖 512所示， 它的容量為 16 4位。 圖 512 用 PROM實現(xiàn) 2 2快速乘法器 D3D2D1D0A1A0B1B0 【 例 52】 試用 PROM實現(xiàn)字符發(fā)生器（或字符譯碼器）。 字符發(fā)生器在采用發(fā)光二極管陣列作字符顯示器或使用大屏幕光柵顯示的場合下用于字符顯示器的驅(qū)動控制。例如，若采用 7 5點陣，則每一個字符都由 7個 5位的字構(gòu)成。這樣，由于人的視覺有一定的暫留時間，只要按照一定的速率不斷地循環(huán)讀出 PROM的各個字，在 LED點陣上就能得到一個穩(wěn)定的字符顯示。 若要產(chǎn)生更多的字符，可以擴大 PROM的容量。因此， ROM在絕大多數(shù)場合還是被作為存儲器使用。 這樣， 與陣列輸出的乘積項不必一定是最小項，在采用 PLA實現(xiàn)組合邏輯函數(shù)時可以運用邏輯函數(shù)經(jīng)過化簡后的最簡與 或式； 而且與陣列輸出的乘積項的個數(shù)也可以小于 2 n（ n為輸入變量的個數(shù)），從而減小了與陣列的規(guī)模。例如一個 16 48 8的 PLA，就表示它有 16個輸入變量，與陣列可以產(chǎn)生 48個乘積項，或陣列有 8個輸出端。 PLA的輸出電路一般是不可編程的，但有些型號的 PLA器件在每一個或門的輸出端增加了一個可編程的異或門， 以便于對輸出信號的極性進行控制，如圖 5’14所示。 圖 514 PLA的異或輸出結(jié)構(gòu) 編程單 元ENSY2． PLA的應(yīng)用 【 例 53】 試用組合邏輯 PLA實現(xiàn)從四位自然二進制代碼到格雷碼的轉(zhuǎn)換。 表 52 四位自然二進制代碼和格雷碼的轉(zhuǎn)換表 采用 PLA實現(xiàn)組合邏輯函數(shù)時，必須先對邏輯函數(shù)進行化簡， 以提高對芯片的利用率。經(jīng)過邏輯函數(shù)化簡， 可以得到 01010121212323233BBBBGBBBBGBBBBGBG???????圖 515 例 5’3的 PLA陣列 B33B B22B B11B B00BG3G2G1G0與陣列或陣列圖 516 時序邏輯 PLA的結(jié)構(gòu)框圖 與陣列( 可編程)?或陣列( 可編程)?觸發(fā)器? ? 2） PLA 時序邏輯 PLA中，在或陣列的輸出和與陣列的輸入之間增加了由觸發(fā)器組成的反饋通路，其結(jié)構(gòu)框圖如圖 516所示， 因而它可以實現(xiàn)時序邏輯。 采用 PLA設(shè)計時序電路的方法與在第 4章中討論的時序電路設(shè)計方法相似。 【 例 54】 試用時序邏輯 PLA實現(xiàn)具有異步清零和同步置數(shù)功能的 3位移位寄存器。 若觸發(fā)器為 D觸發(fā)器，則次態(tài)方程和激勵方程分別為： DR2,1,0,1 ??? iDQ nini次態(tài)方程： 激勵方程： nnnninnQLDCLDDQLDBLDDDLDALDD23121???????????? 由上面可知，該電路共有 7個輸入信號、 6個乘積項、 三個輸出信號和 3個觸發(fā)器，可以根據(jù)這些數(shù)據(jù)來選擇合適的 PLA器件。 PLA的這種結(jié)構(gòu)有利于提高對芯片的利用率，在 ASIC設(shè)計中應(yīng)用得較多。 ABCDinLDCPRD1DC12DC23DC3Q1Q2Q3517 例54的PLA陣列 可編程陣列邏輯 PAL 可編程陣列邏輯 PAL的主要部分仍然是與 或陣列，其中與陣列可根據(jù)需要進行編程，一般采用熔絲編程工藝，而或陣列是固定的。 與 PLA相比， PAL是一種更加有效的 PLD結(jié)構(gòu)， 它被后來發(fā)展起來的許多 PLD所采用。 PAL器件的輸出電路一般是不可編程的， 為了擴展器件的功能并增加使用的靈活性，在不同型號的 PAL中采用了不同結(jié)構(gòu)的輸出電路， 這些結(jié)構(gòu)主要有以下幾類。 專用輸出結(jié)構(gòu)的 PAL中不含有觸發(fā)器，只能用來實現(xiàn)組合電路，其輸出電路是一個或門，或者是一個或非門，還有的 PAL采用互補輸出的或門。 圖 519 PAL的專用輸出結(jié)構(gòu) IO 目前常見的 PAL主要有 PAL10H PAL14H PAL10L PAL14L4和 PAL16C1。在 PAL的型號中，第一個數(shù)字代表輸入變量的個數(shù)，第二個數(shù)字代表輸出端的個數(shù)；兩個數(shù)字之間的字母 H、 L和 C分別表示高電平輸出有效、 低電平輸出有效和互補輸出。圖 520所示的是一個可編程 I/O結(jié)構(gòu)的輸出電路， 它包括一個三態(tài)輸出緩沖器和一個將端口上的信號送到與陣列上的互補輸出緩沖器。在圖 5’20所示的編程情況下，當(dāng)I1= I0= 0時，使能信號 OE= 1，端口處于輸出狀態(tài)； 否則， OE = 0， 三態(tài)緩沖器輸出為高阻抗，端口處于輸入狀態(tài)。 目前具有可編程 I/O結(jié)構(gòu)的 PAL主要有 PAL16L PAL20L10等。屬于異或輸出結(jié)構(gòu)的 PAL主要有 PAL20X PAL20X PAL20X10等。通常一片 PAL可代替 4～12片 SSI或 2～ 4片 MSI。 一般而言， PAL只能用來實現(xiàn)一些規(guī)模不大的組合電路和簡單的時序電路（如計數(shù)器、 移位寄存器等）。它與 PAL最大的不同是用輸出邏輯宏單元 OLMC取代了或門和輸出電路，可以通過編程將OLMC組態(tài)成多種輸出結(jié)構(gòu)，大大增強了芯片的通用性和靈活性。 GAL器件的命名規(guī)則與 PAL相同， GAL22V10中的 22表示與陣列的輸入變量數(shù)， 10表示輸出端的個數(shù)， V則是輸出方式可以改變的意思。 1． GAL的基本結(jié)構(gòu) 圖 523是 GAL16V8的電路結(jié)構(gòu)圖。 圖 523 GAL16V8的電路結(jié)構(gòu)圖 2O L M C19CK1983O L M C1818164O L M C1717245O L M C1616326O L M C1515407O L M C1414488O L M C1313569O L M C12126311108 16 24 310 3 4 7 11 12 15 19 20 23 27 2871523313947558 16 24 310 3 4 7 11 12 15 19 20 23 27 28 除了以上 5個部分以外， GAL16V8還有一個專用時鐘輸入端CK（引腳 1）、全局輸出使能信號 OE輸入端（引腳 11）、 一個工作電源端 UCC（引腳 20， 一般 UCC=5 V）和一個接地端 GND（引腳 10）。 2． GAL編程單元的行地址映射圖 圖 524是 GAL16V8的編程單元行地址映射圖，它表明了在GAL16V8中編程單元的地址分配和功能劃分。 編程數(shù)據(jù)在編程系統(tǒng)的控制下串行輸入到 64位移位寄存器中，每裝滿一次就向編程單元寫入一行數(shù)據(jù)。 第 32行為芯片的電子標(biāo)簽，也有 64位。 第 33～ 59行是生產(chǎn)廠家保留的空間，用戶不能使用。 第 61行是一位加密單元，加密單元被編程后，與陣列中的編程數(shù)據(jù)不能被更改或讀出，從而使設(shè)計成果得以保護。但是電子標(biāo)簽不受加密單元的保護。 圖 524 GAL16V8編程單元的地址分配 移位寄存器SC L KSDI與陣列PT63SDOPT32與陣列PT0PT31電子標(biāo)簽 電子標(biāo)簽031結(jié)構(gòu)控制字( 8 2 位)保留地址空間32335960616263加密單元保留位整體擦除位行地址 3． GAL的輸出邏輯宏單元 OLMC 圖 525 GAL16V8的 OLMC (a) OLMC結(jié)構(gòu)框圖； (b) 結(jié)構(gòu)控制字 來自與邏輯陣列PTMUXX O R (n )DAC 1 ( n )AC 0反饋FMUX10 11 0 10 0AC 0 * AC 1 ( m )*AC 1 ( n )11100100TSUXMOUXMUCCG2來 自 鄰 級輸出 (m )I / O (n )C L KOEC L K OEG101( a )01圖 525 GAL16V8的 OLMC (a) OLMC結(jié)構(gòu)框圖； (b) 結(jié)構(gòu)控制字 乘積項 禁止位32 位X O R (n )4 位S Y N1 位A C 1 ( n )8 位A C 01 位12 15 ～12 19 16 ～ 19～( n ) ( n )( n )PT63～ PT32X O R (n )4 位乘積項 禁止位32 位PT3 1～ PT0( b ) GAL器件的每一個輸出端都有一個 OLMC， OLMC被組態(tài)成哪一種輸出結(jié)構(gòu)取決于對結(jié)構(gòu)控制字的編程。 由圖 5’25（ a）可知， OLMC主要包括以下四個部分。 （ 2） 一個可編程的異或門：通過對控制位 XOR(n)（括號中的n是 OLMC的編號）的編程，可改變輸出信號的極性。 （ 3） 一個 D觸發(fā)器： D觸發(fā)器用于實現(xiàn)時序邏輯的場合。 它是一個二選一數(shù)據(jù)選擇器， 受控制位 AC0和 AC1(n)控制（ AC0是所有 OLMC公用的控制位）。 ② 輸出數(shù)據(jù)選擇器（ OMUX）。當(dāng) AC0 = 0或 AC1(n) = 1時， 該OLMC采用組合輸出方式； 當(dāng) AC0 = 1且 AC1(n) = 0時，該 OLMC為寄存器同步輸出。它是一個受控制位 AC0和AC1(n)控制的四選一數(shù)據(jù)選擇器，用于選擇輸出三態(tài)緩沖器的使能信號。 ④ 反饋數(shù)據(jù)選擇器（ FMUX）。當(dāng) AC0 = AC1(m) = 0時，反饋信號為 0； 當(dāng) AC0 = 0且 AC1(m) = 1時， 反饋信號為相鄰 OLMC的輸出；當(dāng) AC0 = 1且 A