集成電路后端設(shè)計(jì)簡(jiǎn)介-在線瀏覽
2025-02-24 01:54本頁(yè)面
【正文】 E. Moore博士在研究存貯器芯片上晶體管增長(zhǎng)數(shù)的時(shí)間關(guān)系時(shí)預(yù)測(cè)，芯片上晶體管數(shù)目每隔 18個(gè)月翻一番或每三年翻兩番，這一關(guān)系被稱為 摩爾定律(Moore39。由于這種設(shè)計(jì)方法版圖布局和布線都要用人工布置得盡可能緊湊，所以設(shè)計(jì)過(guò)程要花費(fèi)大量的人力物力和時(shí)間。單元本身經(jīng)過(guò)精心設(shè)計(jì)，并完成了設(shè)計(jì)規(guī)則檢查和電學(xué)性能驗(yàn)證 ? 設(shè)計(jì)者將所需要的單元從標(biāo)準(zhǔn)單元庫(kù)中調(diào)出來(lái)，并排列成行，行間留有可調(diào)整的布線通道。 2. 根據(jù)形成導(dǎo)電溝道的載流子的類型， MOS管被分為 NMOS和 PMOS。 3. 在 MOS結(jié)構(gòu)中，柵極為控制電極，它控制著漏和源之間溝道的電流。 5. 當(dāng)代先進(jìn)的 MOS工藝都采用多晶硅作為柵極導(dǎo)電材料。 n型M O S管p摻 雜 半 導(dǎo) 體 襯 底nn導(dǎo) 體絕 緣 體漏 極柵 極源 極耗 盡 型 電 路 符 號(hào)柵 極源 極漏 極襯 底增 強(qiáng) 型 電 路 符 號(hào)柵 極源 極漏 極襯 底N型 MOS管物理結(jié)構(gòu)和電路符號(hào) p型M O S管n摻 雜 半 導(dǎo) 體 襯 底pp導(dǎo) 體絕 緣 體漏 極柵 極源 極柵 極源 極漏 極襯 底柵 極源 極漏 極襯 底耗 盡 型 電 路 符 號(hào) 增 強(qiáng) 型 電 路 符 號(hào)P型 MOS管物理結(jié)構(gòu)和電路符號(hào) MOS晶體管的基本工作原理 1. 從漏到源是兩個(gè)背對(duì)背的二極管。 2. 如果把源漏和襯底接地，在柵上加一足夠高的正電壓，從靜電學(xué)的觀點(diǎn)看，這一正的柵電壓將要排斥柵下的 P型襯底中的可動(dòng)的空穴電荷而吸引電子。 MOS晶體管的基本工作原理 1. 根據(jù)閾值電壓不同，常把 MOS器件分成增強(qiáng)型和耗盡型兩種器件。 2. PMOS器件和 NMOS器件在結(jié)構(gòu)上是一樣的，只是源漏襯底的材料類型和 NMOS相反，工作電壓的極性也正好相反。 2. 當(dāng)柵 源電壓 Vgs等于開啟電壓 VT時(shí)，該器件開始導(dǎo)通。源 漏電壓（即 Vds＞ 0）所產(chǎn)生的電場(chǎng)水平分量起著使電子沿溝道向漏極運(yùn)動(dòng)的作用。 （ 4） 如果 Vds大于 Vgs－ VT；即，當(dāng) Vgd＜ VT（ Vgd為柵 漏電壓）時(shí)，溝道不再伸展到漏極，處于夾斷狀態(tài)。 MOS晶體管性能分析 （ 5） 在電子離開溝道后，電子注入到漏區(qū)耗盡層中，接著向漏區(qū)加速。這時(shí)溝道電流受柵極電壓控制，幾乎與漏極電壓無(wú)關(guān)。 MOS晶體管性能分析 一個(gè) MOS管的正常導(dǎo)電特性可分為以下幾個(gè)區(qū)域： （ 1） “ 夾斷 ” 區(qū)：這時(shí)的電流是源－漏間的泄漏電流； （ 2） “ 線性 ” 區(qū)：弱反型區(qū) ， 這時(shí)漏極電流隨柵壓線性增加； （ 3） “ 飽和 ” 區(qū)：溝道強(qiáng)反型 ， 漏極電流與漏極電壓無(wú)關(guān) 。 在這兩種情況中 ， 柵極電已不能對(duì)漏極電流進(jìn)行控制 。 所以 ， 基本反相器的設(shè)計(jì)就成為邏輯部件設(shè)計(jì)的基礎(chǔ) 。 NMOS晶體管的襯底與它的源極相連并接地 ， PMOS晶體管的襯底與它的源極相連并接電源 。為了防止源 /漏區(qū)域襯底出現(xiàn)正偏置，通常 N型襯底要借電路中的最低電位， N阱應(yīng)接電路中最高的電位。 CMOS反向器的工作原理 如果分別定義 n溝道和 p溝道晶體管的閾值電壓為VTn (如 )和 VTp (如 –)。 當(dāng) Vi升高使得 n溝道晶體管的柵極電壓超過(guò) VTn時(shí) ， 它開始導(dǎo)通 ， 其電流流過(guò) P溝道晶體管 。 值得指出的是 ， 任一種邏輯狀態(tài) ， 不管是 Vi為 VDD或?yàn)?VSS， 兩個(gè)晶體管必有一個(gè)截止 。 對(duì)高密度應(yīng)用來(lái)說(shuō) ， CMOS的低功耗是它最重要的優(yōu)點(diǎn) 。 這時(shí)相當(dāng)于一個(gè)有限的 PMOS管導(dǎo)通電阻 （ 稱為上拉電阻 ） 和一個(gè)無(wú)窮大的 NMOS管的截止電阻 （ 盡管有一個(gè) NMOS管在導(dǎo)通態(tài) ， 但因?yàn)榇?lián)電阻值取決于大電阻 ，從 OUT看進(jìn)去的 NMOS管電阻仍是無(wú)窮大 ） 的串聯(lián)分壓電路 ，輸出為高電平 （ VDD） 。 與非門和或非門電路 二輸入或非門電路圖如下： 與非門和或非門電路 或非門工作原理： 對(duì)于或非門 ， 由類似的分析可知 ， 當(dāng) INA和INB同時(shí)為低電平時(shí) ， 分壓的結(jié)果使得輸出為高電平 ， 當(dāng) INA和 INB有一個(gè)為高電
試題試卷相關(guān)推薦
鄂ICP備17016276號(hào)-1