【正文】 54x系列芯片的技術特征 ? TMS320C54x系列器件的基本結構 TMS320C54x采用了增強的哈佛總線結構，允許數(shù)據(jù)存放在程序存儲器中，這些存放在程序存儲器中的數(shù)據(jù)可以由算術運算指令直接調用，同時，還提供了存儲指令的高速緩沖器和相應的指令，這些指令只需要讀入一次，就可以連續(xù)使用而不需要再次從程序存儲器中讀出，從而減少了指令執(zhí)行所需要的時間，提高了運行速度。 二、 TMS320C54x DSP的主要特點 ? CPU(中央處理單元 )利用其與用的硬件邏輯和高度并行性提高芯片的處理性能 。 ? 高度與業(yè)化的指令集能夠快速地實現(xiàn)算法并用于高級語言編程優(yōu)化。 ? TMS320C54x執(zhí)行單周期定點指令時間為25/20/15/，每秒指令數(shù)為40/66/100MIPS。 ? 在片仿真接口、片上的 JTAG接口符合 掃描邏輯接口標準，可不主機連接，用于芯片的仿真和測試。 ? 程序總線 PB ? 3條數(shù)據(jù)總線 CB、 DB和 EB ? 4條地址總線 PAB、 CAB、 DAB和 EAB 表 32 讀 /寫訪問時的總線占用說明 TMS320C54x的 CPU結構 CPU決定了 DSP的運算速度和程序效率，為了能在一個指令周期內完成高速的算術運算， TMS320C54x CPU采用了流水線指令執(zhí)行結構和相應的并行結構設計。 TMS320C54x CPU主要包括：一個 40位的算術邏輯單元（ ALU）、兩個 40位的累加器、一個桶形移位乘累加器、 16位的暫存器（ TREG）、 16位的狀態(tài)轉移寄存器（ TRN）、比較 /選擇 /存儲單元（ CSSU）和指數(shù)編碼器。 二、累加器 ?累加器 A和 B可作為 ALU和乘法器 /加法器單元的目的寄存器，累加器也能輸出數(shù)據(jù)到 ALU或乘法器 /加法器中。 ?累加器 A和 B的唯一區(qū)別是累加器 A 的 32~16位能被用作乘 /加單元中乘法器的輸入，而累加器 B則不能。 ?AG、 AH、 AL、 BG、 BH和 BL都是存儲器映像寄存器 (在存儲空間中占有地址 )，由特定的指令將其內容放到 16位數(shù)據(jù)存儲器中，并從數(shù)據(jù)存儲器中讀出或寫入 32位累加器值。 ?輸入 數(shù)據(jù) 來自數(shù)據(jù)總線 DB的 16位輸入數(shù)據(jù)、 DB和 CB的 32位輸入數(shù)據(jù)及任意一個 40位累加器，并輸出到 ALU，經(jīng)過 MSW/LSW(最高有效字 /最低有效字 )寫選擇單元至 EB總線。 ?移位數(shù)都是用二進制補碼表示，正值表示左移，負值表示右移。 圖 34 桶形移位寄存器 四、乘累加器 ?MS320C54x CPU乘法器 /加法器單元由 17 17 bit的硬件乘法器、 40位專用加法器、符號位控制邏輯、小數(shù)控制邏輯、 0檢測器、溢出 /飽和邏輯和 16位的暫存器 (T)等部分組成，能夠在一個周期內完成一次 17*17 bit的乘法和一次 40位的加法。 ?乘法器的輸出加到加法器的輸入端，累加器 A或 B則是加法器的另一個輸入端，最后結果送往目的累加器 A或 B。 ?加法由 ALU單元完成，只要將 ST1中的 C16置 1，所有的雙字指令都會變成雙 16位算術運算指令，這樣 ALU就可以在一個機器周期內完成兩個 16位數(shù)的加 /減法運算，其結果分別存放在累加器的高 16位和低 16位中。 ?在比較選擇中，比較指定累加器的兩個 16位部分并把比較結果移入 TRN寄存器的第 0位，比較結果也存入 ST0寄存器的 T0位。 圖 36 比較選擇存儲單元結構圖 六、 指數(shù)編碼器 ?指數(shù)編碼器是一個專用硬件，如圖 37所示，它專門用于單周期指令 EXP。 37 指數(shù)編碼器結構圖 七、 CPU狀態(tài)控制寄存器 ?CPU有下列 3種狀態(tài)控制寄存器：狀態(tài)寄存器 ST0、狀態(tài)寄存器 ST1和處理器工作模式狀態(tài)寄存器 PMST。指定用于兼容模式下間接尋址的輔助寄存器，標準模式時， APR將始終為 0。 TC —— 測試 /控制標志。復位值為 1。復位值為 1。復位值為 0。復位值為 0。 DP的 9位與指令字中的低 7位連接，形成間接尋址的 16位地址，這一操作在 CPL=0時有效。 對 ST1中各數(shù)據(jù)位的功能說明如下： BRAF—— 指令塊重復執(zhí)行激活標志。 CPL —— 編譯器方式設定，指定哪一個指針用于直接尋址。 CPL=0，使用數(shù)據(jù)段指針 DP； CPL=1，使用堆棧段指針 SP尋址。復位值為 1 HM —— 掛起方式，指示當接到一個 HOLD信號時處理器是否繼續(xù)內部指令的執(zhí)行。復位值為0。用于打開或屏蔽全部中斷。此位總為 0。決定當累加器溢出時重新裝入累加器的數(shù)值。 SXM —— 符號擴展方式。 C16 —— 雙 16位 /雙精度方式設定，用來決定 ALU的運算模式。 C16=0， ALU處于雙精度方式； C16=1， ALU處于雙 16位運算方式。 當FRCT=1時，乘法器輸出左移一位以消除多余的符號位。 CMPT=0，在間接尋址方式中不修正 ARP,ARP必須置為 0； CMPT=1，在間接尋址方式時， ARP的值可以修改。復位值為 0 在操作中，可以使用置位指令 SSBX和復位指令RSBX對 ST0和 ST1的各個位進行單獨置位（置 1）或清零（置 0）。 2．處理器工作方式狀態(tài)寄存器（ PMST） PMST中的數(shù)據(jù)決定了 C54X芯片的存儲器配置情況， PMST寄存器內容可由存儲器映射寄存器指令裝載，如 STM指令。 PMST中各數(shù)據(jù)位功能 八、 尋址單元 ?TMS320C54x DSP有兩個地址發(fā)生器：程序地址生成單元PAGEN（ Program Address Generation Logic）和數(shù)據(jù)地址生成單元 DAGEN（ Data Address Generation Logic）。 2．數(shù)據(jù)地址生成單元（ DAGEN） ?包括輔助寄存器指針 ARP、循環(huán)緩沖區(qū)大小寄存器 BK、 DP、堆棧指針寄存器 SP、 8個輔助寄存器（ AR0～ AR7）和 2個輔助寄存器算術單元（ ARAU0和 ARAU1