【正文】 驗(yàn)室中設(shè)計(jì)出專用 IC，實(shí)現(xiàn)系統(tǒng)的集成， 并且 具有靜態(tài)可重復(fù)編程或在線動(dòng)態(tài)重構(gòu)特性，使硬件的功能可像軟件一樣通過編程來修改，極大地提高了電子系統(tǒng)的 靈活性和通用能力。 本次設(shè)計(jì)主要采用 74系列器件，在 MAX + PLUSⅡ 中完成電路的設(shè)計(jì)和完善，并在此軟件中進(jìn)行仿真，設(shè)計(jì)者可以 直觀地測試其邏輯功能及性能指標(biāo)。 Programmable Logic Device。 僅 就 邏輯 器件 這 一小小的“家族”而言，短短兒十年的 時(shí)間 就己 經(jīng)發(fā) 生了翻天覆地的 變 化， 從 每片只有兒十 個(gè)組 件的 小規(guī) 模 邏輯 集成 電 路 發(fā) 展到在一 塊 不到幾 個(gè) mm2的芯片上 就擁有十 幾萬、幾十萬甚至更多 組 件的 大規(guī) 模和超大 規(guī) 模集成 電 路，而且器件的性能始 終 在 飛 速提高，而價(jià)格 卻 在急 劇 下降?？?編 程 邏輯 器件（ PLD）就 是邏輯 器件 這 一“家族”中的一 個(gè)別 具特色的新成 員 。它屬于集成電路的一種，具有集成度高、成本低、設(shè)計(jì)靈活和保密性好等特點(diǎn)，現(xiàn)已廣泛應(yīng)用于計(jì)算機(jī)、通信、信號處理、工業(yè)控制等方面。 PLD幾乎能滿足數(shù)字系統(tǒng)和自動(dòng)控制系統(tǒng)等各方面的要求，小至編碼器，譯碼器，計(jì)數(shù)器以及寄存器等各種組合電路和時(shí)序電路；大至微處理器系統(tǒng)、存儲(chǔ)控制、圖形圖像處理系統(tǒng)、總線接口、通信、外圍設(shè)備、工業(yè)控制以及軍用系統(tǒng)等， PLD都顯示出良好的適應(yīng)性。因此，廣泛使用 PLD器件是非常適合提高我國電子產(chǎn)品性能和競爭能力的主要技術(shù)措施之一，應(yīng)當(dāng)大力普及推廣。 可 編 程 邏輯 器件大致的演 變過 程如下 : ，熔 絲編 程的 PROM和 PAL器件是最早的可 編 程 邏輯 器件。 ， Lattice公司 發(fā) 明可 電 擦 寫 的、比 PAL使用更 靈 活的 GAL器件。同一 時(shí) 期， Altera公司推 出 EPLD器件， 較 GAL器件有更多的集成度，可以用紫外 線 或電 擦除。 xx 大學(xué)學(xué)士學(xué)位論文 2 入九十年代后，可 編 程 邏輯 集成 電 路技 術(shù)進(jìn) 入 飛 速 發(fā) 展 時(shí) 期?？删幊踢壿嬈骷?PLD主要有以下幾種 : 可編程只讀存儲(chǔ)器 PROM (Programmable Read Only Memory) ； 可編程邏輯數(shù)組 PLA (Programmable Logic Array)； 可編程數(shù)組邏輯 PAL (Programmable Array Logic)； 通用數(shù)組邏輯 GAL (Generic Array Logic) ； 現(xiàn)場可編程門陣列 FPGA(Field Programmable Gate Array)； 其它可編程邏輯器件，如可編程邏輯時(shí)序機(jī) PLS、可編程多路轉(zhuǎn)接器 PMUX、可編程二極管矩陣 PDM等。歷史上， GAL22VIO是簡單 PLD和復(fù)雜PLD的分水嶺，一般也按照 GAL22VIO芯片的容量區(qū)分為 LDPLD和 HDPLD. CAL22VIO的集成度根據(jù)制造商的不同，大致在 500門 /750門之 Ifb1。 PAL器件在邏輯設(shè)計(jì)中具有以下優(yōu)點(diǎn) : 可編程取代傳統(tǒng)的邏輯器件，減少器件數(shù)目至少四倍，從而節(jié)省空間 。可由 PROM編程器編程，特殊措施防止非法復(fù)制，即加密 PAL器件，將保密熔絲燒斷后， 不能讀出內(nèi)部陣列碼點(diǎn)。 GAL器件是在 PAL基礎(chǔ)上發(fā)展起來的，其結(jié)構(gòu)仍是可編程的“與”陣列驅(qū)動(dòng)固定的“或”陣列，只是所有 GAL器件的輸出端都有輸出邏輯宏單元 OLMC (Output Logic Macro Cell)的結(jié)構(gòu)，正是這個(gè)結(jié)構(gòu)決定了 GAL器件可重組態(tài)的功能。GAL器件的 CMOS低功耗使系統(tǒng)的溫度低、高性能持久，并使得電路設(shè)計(jì)可以有較高的功能集成度，從而芯片數(shù)、印制板尺寸大大減小， GAL器件速度不低于除 ECL電路之外的任何工藝生產(chǎn)的器件速度， GAL器件的輸出邏輯宏單元OLMC利于用戶按需要對輸出組態(tài)以實(shí)現(xiàn)所要求的功能和結(jié)構(gòu)， GAL器件具有保密性。 FPGA FPGA是門陣列技術(shù)和可編程邏輯 器件技術(shù)發(fā)展的結(jié)果，目前有 Xilinx, Altera, Actel、他們分別采用不同的體系結(jié)構(gòu)、工藝技術(shù)和編程方法，其中 Xilinx公司的可編程邏輯單元陣列 LCA (Logic Cell Array)是目前 FPGA市場上的主流產(chǎn)品。 PLD設(shè)計(jì)步驟 PLD就其 設(shè)計(jì) 方法而言，借助于高 級設(shè)計(jì)語 言，比中 小規(guī) 模的 邏輯電 路 設(shè)計(jì)要簡單靈活得多。 設(shè)計(jì)構(gòu)思 將 所要 設(shè)計(jì) 的 邏輯問題變換 成 設(shè)計(jì) 文木。 邏輯 方程以及 狀態(tài)圖 等形式。所得到的 邏輯 函 數(shù) 不必化 簡 ，留 給計(jì) 算 機(jī)去完成。 選擇器件型號 根據(jù) 設(shè)計(jì) 文本的要求 選擇 合適的器件型 號 ，主要注意器件 輸 出端和 輸 入端的 個(gè)數(shù) 以及輸 出端的性 質(zhì) （ 組合輸 出 還 是寄 存器輸 出以及 輸 出極性等 )是否 滿 足要求。在 這 里可以反復(fù)修改源文件，直到 滿意為止。 對器件編程 將計(jì) 算機(jī)生成的 編 程檔下 載到編 程器 對 器件 編 程。比如 轉(zhuǎn)換 速度，功率 損 耗， 溫 度以及 電氣 特性等。 以上 設(shè)計(jì) 步 驟 ，并不是不可改 變 的。在 設(shè)計(jì) 構(gòu)思時(shí) 可以直接用 設(shè)計(jì)語 言的 語 句和格式， 寫 成源文件。 [1] MAX－ plusⅡ 軟件相關(guān)介紹 傳統(tǒng)的數(shù)字電路實(shí)驗(yàn)設(shè)計(jì)一般采用從局部到整體 的方式，由一些功能單一的器件加上一定的外圍電路構(gòu)成模塊，再由這些模塊進(jìn)一步形成各種功能電路。 近年來，電子技術(shù)飛速發(fā)展，新的電子器件也層出不窮，數(shù)字電路中 PLD 可編程序邏輯部件 )是目前應(yīng)用最靈活的器件，而 MAX + PLUSⅡ復(fù)陣列矩陣及可編程邏輯用戶系統(tǒng) )是專為開發(fā)這一系列器件的軟件中最成熟，功能最全面，適用范圍非常廣泛的軟件之一，是廣大數(shù)字系統(tǒng)設(shè)計(jì)工程師得力的開發(fā)工具。公司研制的一種 軟件開發(fā) 系 統(tǒng) ，它 為 用 戶開發(fā) 、使用 該公司生 產(chǎn) 的 CPLD 器件提供一 個(gè) 基于 計(jì) 算機(jī)的 軟件開發(fā) 與操作平臺(tái)。其主要功能與特 點(diǎn)為 : (1)設(shè)計(jì)輸 入、 處 理、 編譯 、校 驗(yàn) 、仿真、下 載 全部集成在 統(tǒng) 一的 開發(fā)環(huán) 境中，易 學(xué)易用。 (3)有豐富的模 塊 化 設(shè)計(jì) 工具和器件 庫 。 (5)提供 Megaco 系 統(tǒng)級 功能。 用軟件 MAX + PLUSⅡ設(shè)計(jì)電路的一般過程如 圖 ： 圖 MAX + PLUSⅡ設(shè)計(jì)電路的流程圖 次化設(shè)計(jì)是指對于一個(gè)系統(tǒng)設(shè)計(jì)任務(wù)，將任務(wù)層層分解，在各個(gè)層次上分別設(shè)計(jì)的方法。一般在電路的具體實(shí)現(xiàn)時(shí)，先組建低層設(shè)計(jì)，再進(jìn)行頂層設(shè)計(jì)。 [2] 本文的目的 本 論 文主要 討論 的是可 編 程 邏輯 器件的 設(shè)計(jì) ，在 總結(jié) 了前人的工作的基 礎(chǔ) 之上，本文工作主要有如下幾 個(gè) 方面 : 第一，在查 閱 了大量有 關(guān)的 中英文文 獻(xiàn) 并深刻理解有 關(guān)內(nèi) 容的基 礎(chǔ) 之上， 對 PLD設(shè)計(jì)有了一 個(gè) 全面深刻的 認(rèn)識(shí) ，能 夠獨(dú) 立完成 簡單 的 數(shù) 字系 統(tǒng)設(shè)計(jì) ， 對 于 EDA技 術(shù) 有了相 關(guān)的了解，以此 為后繼的 工作打下了牢固的基 礎(chǔ) 。 第三，使用 MAX－ plusⅡ 軟 件 實(shí)現(xiàn)電 路的仿真， 實(shí)現(xiàn) 相 關(guān)的 波形， 從 而可以驗(yàn)證 設(shè)計(jì) 的正確性與否 。 2．兩個(gè)無符號的 8位二進(jìn)制的相減（被減的〉 =減的）。 總體設(shè)計(jì) 總體設(shè)計(jì)思路 對 于 計(jì) 算器的 實(shí)現(xiàn) 可以考慮分成如下三 個(gè) 主要部分： 入存儲(chǔ)部分 該 部分用于存 儲(chǔ)數(shù) 據(jù)以便于下一步的 運(yùn) 行，考 慮 使用寄存器。 兩個(gè)數(shù) 字 之間 的 運(yùn) 算 無論 是加、 減 、乘，目前 在數(shù) 字 計(jì) 算機(jī)中都是化做若干步加法 運(yùn) 算 進(jìn) 行的。至于具體如何 實(shí)現(xiàn) ，下 一節(jié)會(huì) 做具體介 紹 。 8 位 無 符 號 的加、 減 法和 4 位 無 符 號 的乘、除法的 實(shí)現(xiàn) 需要寄存器。寄存器是由若干個(gè)正沿 D 觸發(fā)器構(gòu)成的一次能存儲(chǔ)多位二進(jìn)制代碼的時(shí)序邏輯電路。這里采用 8 位移位 寄存器 74LS198和 4 位移位寄存器 74LS194。這樣 74LS198 和 74LS194 就只有寄存的功能了。當(dāng)輸入結(jié)束時(shí)，脈沖也同時(shí)消失，這樣數(shù)據(jù)就保持在了芯片中，形成了寄存作用。 表 21 74LS194 的控制端作用表 輸 入 輸 出 功能說明 CLR CLK 1S 0S LS RS 1?nAQ 1?nBQ 1?nCQ 1?nDQ 0 1 1 1 1 1 1 ↑ ↑ ↑ ↑ ↑ ↑ 0 1 0 1 1 0 1 0 1 1 0 0 0 1 0 1 0 0 1 nBQ nBQ A nAQ 0 nAQ nAQ nCQ nCQ B nBQ 0 nBQ nBQ nDQ nDQ C nCQ 0 nCQ nCQ 0 1 D nDQ 異步清 0 右移 右移 左移 左移