電子課程設(shè)計---八路彩燈循環(huán)顯示-在線瀏覽
2024-07-23 20:34本頁面
【正文】 三、 選擇器件 Quartus II 軟件 ； FPGA 適配器實驗板：標(biāo)準(zhǔn)配置是 EP1C12Q240C8； 下載接口是數(shù)字芯片的下載接口（ JTAG），下載形式為 USBBlaster，主要用于 FPGA 芯片的數(shù)據(jù)下載 ； 時鐘源 ； 電源、 八個 LED 燈。 在完整的循環(huán)過程中，狀態(tài)機(jī)中最先啟動的是以 CP 為敏感信號的時序進(jìn)程，當(dāng)時序進(jìn)程被啟動后， 按 順序進(jìn)行五 種循環(huán)模式，當(dāng) CLR 接收到一個低電平脈沖時，循環(huán)將自動恢復(fù)到 第一種 循環(huán)模式 ，繼而進(jìn)行循環(huán) . LED 模塊 VHDL 程序 library ieee。 use 。 vga: out std_logic_vector(3 downto 0)。 ledd: out std_logic)。 architecture one of cdxs is signal fre :STD_LOGIC。 6花色 signal s1 :std_logic_vector(7 downto 0)。 p1:process(cp,clr) begin 6 if clr=39。 then s= 000000。 elsif cp39。139。 else s=000000。 end if。 if s= 000000 then s1=10000000。 elsif s= 000010 then s1=00100000。 elsif s= 000100 then s1=00001000。 elsif s= 000110 then s1=00000010。 elsif s= 001000 then s1=00000010。 elsif s= 001010 then s1=00001000。 elsif s= 001100 th
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1