【正文】 輯功能塊來實(shí)現(xiàn)不同的設(shè)計(jì)。使用 CPLA/FPGA開發(fā)數(shù)字電路，可以大大縮短設(shè)計(jì)時(shí)間，減少 PCB面積，提高系統(tǒng)的可靠性。它如同一張白紙或是一堆積木，工程師可以通過傳統(tǒng)的原理圖輸入或硬件描述語言自由的設(shè)計(jì)一個(gè)數(shù)字系統(tǒng)。 2 FPGA簡介 FPGA概述 FPGA是現(xiàn)場可編程門陣列（ Field Programmable Gate Array） 的簡稱， 與之相應(yīng)的 CPLD是復(fù)雜可編程邏輯器件（ Complex Programmable Logic Device） 的簡稱，兩者的功能基本相同，只是實(shí)現(xiàn)原理略有不同，所以有時(shí)可以忽略這兩者的區(qū)別，統(tǒng)稱為可編程邏輯器件或CPLD/PGFA。校對時(shí)間由44 矩形鍵盤進(jìn)行控制，為了保證計(jì)時(shí)的穩(wěn)定及準(zhǔn) 確須由晶體振蕩器提供時(shí)間基準(zhǔn)信號。 課題研究的內(nèi)容 本設(shè)計(jì)主要研究基于 FPGA 的數(shù)字鐘，要求時(shí)間以 24 小時(shí)為一個(gè)周期 ,顯示年、月、日、時(shí)、分、秒。近些年，隨著科技的發(fā)展和社會的進(jìn)步，人們對數(shù)字鐘的要求也越來越高，傳統(tǒng)的時(shí)鐘已不能滿足人們的需求。因此我 們需要一個(gè)定時(shí)系統(tǒng)來提醒這些忙碌的人?？梢院敛豢鋸埖恼f，電子技術(shù)的應(yīng)用無處不在，電子技術(shù)正在不斷地改變我們的生活，改變著我們的世界。 課題研究的必要性 現(xiàn)在是一個(gè)知識爆炸的新時(shí)代。 數(shù)字鐘可以由各種技術(shù)實(shí)現(xiàn) ， 如單片機(jī)等 .利用可編程邏輯器件具有其他方式?jīng)]有的特點(diǎn) ， 它具有易學(xué) ， 方便 ， 新穎 ， 有趣 ， 直觀 ， 設(shè)計(jì)與實(shí)驗(yàn)項(xiàng)目成功率高 ， 理論與實(shí)踐結(jié)合緊密 ， 體積小 ， 容量大 ， I/O 口豐富 ， 易編程和加密等特點(diǎn) ， 并且它還具有開放的界面 ， 豐富的設(shè)計(jì)庫 ， 模塊化的工具以及 LPM 定制等優(yōu)良性能 ， 應(yīng)用非常方便 。 最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù) 。 美國 ALTERA 公司的可編程邏輯器件采用全新的結(jié)構(gòu)和先進(jìn)的技 3 術(shù) ， 加上 MaxplusII(或最新的 QUARTUS)開發(fā)環(huán)境 ， 更具有高性能 ， 開發(fā)周期短等特點(diǎn) ， 十分方便進(jìn)行電子產(chǎn)品的開發(fā)和設(shè)計(jì) 。 它與傳統(tǒng)的電子產(chǎn)品在設(shè)計(jì)上 的顯著區(qū)別師大量使用大規(guī)模可編程邏輯器件 ， 使產(chǎn)品的性能提高 ， 體積縮小 ， 功耗降低 .同時(shí)廣泛運(yùn)用現(xiàn)代計(jì)算機(jī)技術(shù) ， 提高產(chǎn)品的自動化程度和競爭力 ， 縮短研發(fā)周期 。 選題背景 本 節(jié)將從 FPGA 嵌入式應(yīng)用開發(fā)技術(shù)與數(shù)字鐘技術(shù)發(fā)展的客觀實(shí)際出發(fā)，通過對該技術(shù)發(fā)展?fàn)顩r的了解，以及課題本身的需要，指出研究基于 FPGA 的芯片系統(tǒng)與設(shè)計(jì) —— 數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn)的必要性。諸如定時(shí)自動報(bào)警、定時(shí)啟閉電路、定時(shí)開關(guān)烘箱、通斷動力設(shè)備，甚至各種定時(shí)電氣的自動啟用等，所有 這些，都是以鐘表數(shù)字化為基礎(chǔ)的。但無論有無編碼以及采用什么樣的編碼，最后都要轉(zhuǎn)換成為相應(yīng)的鍵值，以實(shí)現(xiàn)按鍵功能程序的轉(zhuǎn)移。因此，鍵信息輸入是與軟件結(jié)構(gòu)密切相關(guān)的過程。而 FPGA是特殊的 ASIC芯片，與其他的 ASIC芯片相比，它具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢測等優(yōu)點(diǎn)。 2 本設(shè)計(jì)采用的 VHDL是一種全方位的硬件描述語言，具有極強(qiáng)的描述能力，能支持系統(tǒng)行為級、寄存器傳輸級和邏輯門級 三 個(gè)不同層次 的設(shè)計(jì)；支持結(jié)構(gòu)、數(shù)據(jù)流、行為三種描述形式的混合描述、覆蓋面廣、抽象能力強(qiáng)，因此在實(shí)際應(yīng)用中越來越廣泛。支撐信息電子產(chǎn)品高速發(fā)展的基礎(chǔ)就是微電子制造工藝水平的提高和電子產(chǎn)品設(shè)計(jì)開發(fā)技術(shù)的發(fā)展。 FPGA。 hardware description language。 關(guān)鍵詞 數(shù)字鐘；硬件描述語言； VHDL； FPGA； 鍵盤接口 Abstract The design for a multifunctional digital clock, with a year, month, day, hours, minutes and seconds count display to a 24hour cycle count。 系統(tǒng)主芯片采用 EP1K100QC2083，由 時(shí)鐘模塊、控制模塊、計(jì)時(shí)模塊、數(shù)據(jù)譯碼模塊、顯示以及報(bào)時(shí) 模塊組成。 大學(xué)畢業(yè)論文 基于 FPGA 的數(shù)字鐘 設(shè)計(jì) （ VHDL 語言實(shí)現(xiàn)） 摘要 本設(shè)計(jì)為一個(gè) 多功能 的 數(shù)字鐘，具有年、月、日、時(shí)、分、秒計(jì)數(shù)顯示功能，以 24 小時(shí)循環(huán)計(jì)數(shù)；具有校對功能以及整點(diǎn)報(bào)時(shí)功能。 本設(shè)計(jì)采用 EDA 技術(shù)， 以硬件描述語言 VHDL 為系統(tǒng)邏輯描述手段設(shè)計(jì)文件，在 MaxplusII 工具軟件環(huán)境下，采用自頂向下的設(shè)計(jì)方法，由各個(gè)基本模塊共同構(gòu)建了一個(gè)基于 FPGA 的數(shù)字鐘。 經(jīng)編譯和仿真所設(shè)計(jì)的 II 程序，在可編程邏輯器件上下載驗(yàn)證，本系統(tǒng)能夠完成年、月、日和時(shí)、分、秒的分別顯示， 由按鍵輸入進(jìn)行數(shù)字鐘的 校時(shí) 、 清零 、 啟停 功能。 have proof functions and the whole point timekeeping function. The use of EDA design technology, hardwaredescription language VHDL description logic means for the system design documents, in MaxplusII tools environment, a topdown design, by the various modules together build a FPGAbased digital clock. III The main system chips used EP1K100QC2083, make up of the clock module, control module, time module, data decoding module, display and broadcast module. After piling the design and simulation procedures, the programmable logic device to download verification, the system can plete the year, month, day and the hours, minutes and seconds respectively, using keys to modify, cleared , start and stop the digital clock. Keywords digital clock。 VHDL。 keyboard interface 目錄 1 緒論 ............................................................................................................... 3 選題背景 ............................................................................................ 2 課題相關(guān)技術(shù)的發(fā)展 ............................................................. 2 課題研究的必要性 ................................................................. 3 課題研究的內(nèi)容 ................................................................................ 3 2 FPGA 簡介 .................................................................................................... 4 FPGA 概述 ......................................................................................... 4 FPGA 基本結(jié)構(gòu) ................................................................................. 5 II FPGA 系統(tǒng)設(shè)計(jì)流程 ........................................................................ 7 FPGA 開發(fā)編程原理 ........................................................................ 9 3 數(shù)字鐘總體設(shè)計(jì)方案 ................................................................................ 10 數(shù)字鐘的構(gòu)成 .................................................................................. 10 數(shù)字鐘的工作原理 .......................................................................... 12 4 單元電路設(shè)計(jì) ............................................................................................. 14 分頻模塊電路設(shè)計(jì)與實(shí)現(xiàn) ............................................................. 14 校時(shí)控制模塊電路設(shè)計(jì)與實(shí)現(xiàn) ..................................................... 15 鍵盤接口電路 原理 ............................................................... 15 鍵盤接口的 VHDL 描述 ...................................................... 16 計(jì)數(shù)模塊設(shè)計(jì)與實(shí)現(xiàn) ..................................................................... 24 秒計(jì)數(shù)模塊 ............................................................................ 24 日計(jì)數(shù)模塊 ............................................................................ 26 月計(jì)數(shù)和年計(jì)數(shù)模塊 ........................................................... 29 動態(tài)掃描及顯示電路設(shè)計(jì)與實(shí)現(xiàn) ................................................ 31 動態(tài)掃描模塊 ....................................................................... 31 顯示模塊 ................................................................................ 32 5 實(shí)驗(yàn)結(jié)論與研究展望 ................................................................................ 33 實(shí)驗(yàn)結(jié)論 .......................................................................................... 33 研究展望 .......................................................................................... 34 致謝 .................................................................................................................... 35 附錄 ..............................