數(shù)字系統(tǒng)設計與veriloghdl-展示頁
2025-07-09 04:41本頁面
【正文】 gin //過程賦值 //ifelse，case語句 //while，repeat，for循環(huán)語句 //task，function調用 end //調用其他模塊 調用模塊名module_name 例化模塊名 (端口列表port_list )。output 輸出端口列表。好的源程序都應當加上必要的注釋，以增強程序的可讀性和可維護性。（4）除了endmodule等少數(shù)語句外，每個語句的最后必須有分號。（2）每個模塊首先要進行端口定義，并說明輸入和輸出口(input、output或inout)，然后對模塊功能進行描述。endmodulep36Verilog程序的特點（1）Verilog程序是由模塊構成的。input cin。output cout。第5章 Verilog HDL設計初步 Verilog設計舉例【例1】4位全加器module adder4(cout,sum,ina,inb,cin)。 先利用LPM_ROM設計4位4位和8位8位乘法器各一個，然后用Verilog語言分別設計4位4位和8位8位乘法器，比較兩類乘法器的運行速度和資源耗用情況。 第4章 基于宏功能模塊的設計8位有符號乘法器電路功能仿真波形p31模24方向可控計數(shù)器電路lpm_counter計數(shù)器功能仿真波形鎖相環(huán)電路功能仿真波形習 題 采用Quartus II軟件的宏功能模塊lpm_counter設計一個模為60的加法計數(shù)器，進行編譯和仿真，查看仿真結果。設計過程如下：（1）先用Quartus II的原理圖輸入方式，用7490連接成包含進位輸出的模60的計數(shù)器，并進行仿真，如果功能正確，則將其生成一個部件；（2）將7490連接成模12的計數(shù)器，進行仿真，如果功能正確，也將其生成一個部件；（3）將以上兩個部件連接成為簡單的數(shù)字鐘電路，能計時、計分和計秒，計滿12小時后系統(tǒng)清0重新開始計時。 。按編程特點分類p15(1)熔絲（Fuse）(2)反熔絲（Antifuse）編程元件(3)紫外線擦除、電可編程，如EPROM。通常將對基于EEPROM工藝的非易失結構PLD器件的下載稱為編程（Program），將基于SRAM工藝結構的PLD器件的下載稱為配置（Configure）。精選資料數(shù)字系統(tǒng)設計與Verilog HDL （復習）EDA（Electronic Design Automation）就是以計算機為工作平臺，以EDA軟件工具為開發(fā)環(huán)境，以PLD器件或者ASIC專用集成電路為目標器件設計實現(xiàn)電路系統(tǒng)的一種技術。1．電子CAD（Computer Aided Design）2．電子CAE（Computer Aided Engineering）3．EDA（Electronic Design Automation）EDA技術及其發(fā)展p2EDA技術的應用范疇 數(shù)字系統(tǒng)設計的流程 基于FPGA/CPLD的數(shù)字系統(tǒng)設計流程 1. 原理圖輸入(Schematic diagrams )硬件描述語言 (HDL文本輸入)設計輸入硬件描述語言與軟件編程語言有本質的區(qū)別綜合（Synthesis）將較高層次的設計描述自動轉化為較低層次描述的過程◆行為綜合：從算法表示、行為描述轉換到寄存器傳輸級（RTL）◆邏輯綜合：RTL級描述轉換到邏輯門級（包括觸發(fā)器）◆版圖綜合或結構綜合：從邏輯門表示轉換到版圖表示，或轉換到PLD器件的配置網表表示綜合器是能自動實現(xiàn)上述轉換的軟件工具，是能將原理圖或HDL語言描述的電路功能轉化為具體電路網表的工具適 配 適配器也稱為結構綜合器，它的功能是將由綜合器產生的網表文件配置于指定的目標器件中，并產生最終的可下載文件 對CPLD器件而言，產生熔絲圖文件，即JEDEC文件；對FPGA器件則產生Bitstream位流數(shù)據文件p8仿真（Simulation） 功能仿真（Function Simulation）時序仿真（Timing Simulation）仿真是對所設計電路的功能的驗證p9編程（Program） 把適配后生成的編程文件裝入到PLD器件中的過程，或稱為下載。習 題 現(xiàn)代EDA技術的特點有哪些？ 什么是Topdown設計方式？ 數(shù)字系統(tǒng)的實現(xiàn)方式有哪些？各有什么優(yōu)缺點？ 什么是IP復用技術？IP核對EDA技術的應用和發(fā)展有什么意義？ 用硬件描述語言設計數(shù)字電路有什么優(yōu)勢？ 基于FPGA/CPLD的數(shù)字系統(tǒng)設計流程包括哪些步驟？ 什么是綜合？常用的綜合工具有哪些？ 功能仿真與時序仿真有什么區(qū)別？第2章 FPGA/CPLD器件 PLD的分類PLD的發(fā)展歷程 PLD的集成度分類一般將GAL22V10（500門~750門 ）作為簡單PLD和高密度PLD的分水嶺PLD器件按照可以編程的次數(shù)可以分為兩類：(1) 一次性編程器件（OTP，One Time Programmable）(2) 可多次編程器件OTP類器件的特點是：只允許對器件編程一次，不能修改，而可多次編程器件則允許對器件多次編程，適合于在科研開發(fā)中使用。(4)電擦除、電可編程方式，(EEPROM、快閃存儲器（Flash Memory）），如多數(shù)CPLD(5)靜態(tài)存儲器（SRAM）結構，如多數(shù)FPGA 按編程元件和編程工藝分類PLD器件的原理結構圖 PLD的基本原理與結構PLD電路符號表示 與門、或門的表示 PLD連接表示法
醫(yī)療健康相關推薦
鄂ICP備17016276號-1