【正文】 5）測量時間：T〈=；6）用CPLD/FPGA可編程邏輯器件實現(xiàn)。根據(jù)數(shù)字頻率計的基本原理，本文設(shè)計方案的基本思想是分為五個模塊來實現(xiàn)其功能，即整個數(shù)字頻率計系統(tǒng)分為分頻模塊、控制模塊、計數(shù)模塊、譯碼模塊和量程自動切換模塊等幾個單元，并且分別用VHDL對其進(jìn)行編程，實現(xiàn)了閘門控制信號、計數(shù)電路、鎖存電路、顯示電路等。關(guān)鍵詞：FPGA芯片、VHDL語言、數(shù)字頻率計、數(shù)字頻率計原理圖、Max+plusII軟件、EDA技術(shù)緒 論所謂頻率，就是周期性信號在單位時間（1s）里變化的次數(shù)。在不更改硬件電路的基礎(chǔ)上，對系統(tǒng)進(jìn)行各種改進(jìn)還可以進(jìn)一步提高系統(tǒng)的性能。數(shù)字頻率計是計算機、通訊設(shè)備、音頻視頻等科研生產(chǎn)領(lǐng)域不可缺少的測量儀器。本設(shè)計用VHDL在CPLD器件上實現(xiàn)數(shù)字頻率計測頻系統(tǒng)，能夠用十進(jìn)制數(shù)碼顯示被測信號的頻率，能夠測量正弦波、方波和三角波等信號的頻率，而且還能對其他多種物理量進(jìn)行測量。經(jīng)過改裝，可以測量脈沖寬度，做成數(shù)字式脈寬測量儀；可以測量電容做成數(shù)字式電容測量儀；在電路中增加傳感器，還可以做成數(shù)字脈搏儀、計價器等。 畢業(yè)設(shè)計 題目基于EDA技術(shù)的數(shù)字頻率計設(shè)計 學(xué)生姓名 學(xué)號 班 級 專 業(yè) 應(yīng)用電子技術(shù) 分 院 工程技術(shù)分院 指導(dǎo)教師 2011年 11月 20日目 錄目錄………………………………………………………………………………2摘要………………………………………………………………………………3緒論………………………………………………………………………………4………………………………………………………………………5 設(shè)計要求……………………………………………………………………5 設(shè)計意義……………………………………………………………………5……………………………………………………………7………………………………………………7……………………………………………………8………………………………………………9 4位十進(jìn)制計數(shù)器模塊………………………………………………………9 控制模塊設(shè)計………………………………………………………………13 分頻模塊的設(shè)計……………………………………………………………24 譯碼模塊……………………………………………………………………28 …………………………………………………………38…………………………………………41………………………………………………43 ……………………………………………………………………43 ……………………………………………………………………43 ……………………………………………………………………48 ……………………………………………………………………48 ………………………………………………………………49 …………………………………………………………53 結(jié)束語……………………………………………………………………………56參考文獻(xiàn)…………………………………………………………………………57致謝語……………………………………………………………………………58摘 要 數(shù)字頻率計是直接用十進(jìn)制數(shù)字來顯示被測信號頻率的一種測量裝置。它不僅可以測量正弦波、方波、三角波、尖脈沖信號和其他具有周期特性的信號的頻率，而且還可以測量它們的周期。因此數(shù)字頻率計在測量物理量方面應(yīng)用廣泛。具有體積小、可靠性高、功耗低的特點。采用VDHL編程設(shè)計實現(xiàn)的數(shù)字頻率計，除被測信號的整形部分、鍵輸入部分和數(shù)碼顯示部分以外，其余全部在一片F(xiàn)PGA芯片上實現(xiàn)，整個系統(tǒng)非常精簡，而且具有靈活的現(xiàn)場可更改性。該數(shù)字頻率計具有高速、精確、可靠、抗干擾性強和現(xiàn)場可編程等優(yōu)點。本頻率計設(shè)計測量頻率的基本原理是，首先讓被測信號與標(biāo)準(zhǔn)信號一起通過一個閘門，然后用計數(shù)器計數(shù)信號脈沖的個數(shù)，把標(biāo)準(zhǔn)時間內(nèi)的計數(shù)的結(jié)果，用鎖存器鎖存起來，最后用顯示譯碼器，把鎖存的結(jié)果用LED數(shù)碼顯示管顯示出來。 本頻率計設(shè)計還可以測量周期性信號，其基本原理與測量頻率的基本原理基本一樣，首先讓被測信號與標(biāo)準(zhǔn)信號一起通過一個閘門，然后用計數(shù)器計數(shù)信號脈沖的個數(shù)，把被測信號一個周期內(nèi)標(biāo)準(zhǔn)基準(zhǔn)信號的脈沖計數(shù)的結(jié)果，用鎖存器鎖存起來，最后用顯示譯碼器，把鎖存的結(jié)果用LED數(shù)碼顯示管顯示出來，顯示管的讀數(shù)就是被測信號以標(biāo)準(zhǔn)信號的周期為單位乘積的周期。 設(shè)計要求利用一種基于EDA的頻率計的設(shè)計方法。 設(shè)計意義頻率計是電子技術(shù)中常用到的一種電子測量儀器，我們以往用的頻率計大都是采用單元電路或單片機技術(shù)設(shè)計的，采用傳統(tǒng)的手工設(shè)計發(fā)展而來的自底向上的設(shè)計方法。隨著設(shè)計層次向下進(jìn)行，系統(tǒng)性能參數(shù)將得到進(jìn)一步的細(xì)化與確認(rèn)，隨時可以根據(jù)需要加以調(diào)整，從而保證了設(shè)計結(jié)果的正確性，縮短了設(shè)計周期，設(shè)計規(guī)模越大，這種設(shè)計方法的優(yōu)勢越明采用VDHL編程設(shè)計實現(xiàn)的數(shù)字頻率計，除被測信號的整形部分、鍵輸入部分和數(shù)碼顯示部分以外，其余全部在一片F(xiàn)PGA芯片上實現(xiàn)，整個系統(tǒng)非常精簡，而且具有靈活的現(xiàn)場可更改性。該數(shù)字頻率計具有高速、精確、可靠、抗干擾性強和現(xiàn)場可編程等優(yōu)點。（2）頻率計測量頻率的原理圖頻率計測量頻率的原理圖如圖21所示：脈沖形成模 塊計數(shù)模塊譯碼顯示模塊控制模 塊量程自動切換模塊分頻模 塊鎖存信號清零使能被測信號基準(zhǔn)信號 圖21頻率計測量頻率的原理圖 頻率計測量周期的原理（1）頻率計測量周期的原理頻率計測量周期需要設(shè)計整形電路使被測周期性信號整形成脈沖，然后設(shè)計計數(shù)器對基準(zhǔn)信號在被測信號一個周期內(nèi)重復(fù)變化的次數(shù)進(jìn)行計數(shù)，計數(shù)器計出的數(shù)字經(jīng)鎖存器鎖存后送往譯碼驅(qū)動顯示電路用數(shù)碼管將數(shù)字顯示出來，需要設(shè)計控制電路產(chǎn)生允許計數(shù)的使能信號、計數(shù)器的清零信號和鎖存器的鎖存信號使電路正常工作，再設(shè)計一個量程自動轉(zhuǎn)換電路使測量范圍更廣。使能信號和清零信號由閘門控制模塊的控制信號發(fā)生器所產(chǎn)生來對4個級聯(lián)十進(jìn)制計數(shù)