數(shù)字電路知識(shí)點(diǎn)匯總精華版-展示頁(yè)
2025-07-01 14:40本頁(yè)面
【正文】 1 J=0, K=0 CP作用后0 J=0, K=0 CP作用后 J=1, K=1 CP作用后 第6章 時(shí)序邏輯電路分類(lèi)一、時(shí)序邏輯電路分類(lèi) 時(shí)序邏輯電路分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路，時(shí)序邏輯電路通常由組合邏輯電路和存貯電路兩部分組成。第5章 鎖存器和觸發(fā)器一、觸發(fā)器分類(lèi)：基本RS觸發(fā)器、同步RS觸發(fā)器、同步Ｄ觸發(fā)器、 主從RS觸發(fā)器、主從JK觸發(fā)器、邊沿觸發(fā)器{上升沿觸發(fā)器（Ｄ觸發(fā)器、JK觸發(fā)器）、下降沿觸發(fā)器（Ｄ觸發(fā)器、JK觸發(fā)器）二、觸發(fā)器邏輯功能的表示方法觸發(fā)器邏輯功能的表示方法，常用的有特性表、卡諾圖、特性方程、狀態(tài)圖及時(shí)序圖。＝= 其中為的最小項(xiàng)為數(shù)據(jù)輸入當(dāng)＝1時(shí)，與其對(duì)應(yīng)的最小項(xiàng)在表達(dá)式中出現(xiàn)當(dāng)＝0時(shí)，與其對(duì)應(yīng)的最小項(xiàng)則不會(huì)出現(xiàn)利用這一性質(zhì)，將函數(shù)變量接入地址選擇端，就可實(shí)現(xiàn)組合邏輯函數(shù)。解：①分由題意，輸入信號(hào)是四位8421ＢＣＤ碼為十進(jìn)制，輸出為高、低電平； ②設(shè)輸入變量為DCBA，輸出變量為Ｌ；?、蹱顟B(tài)賦值及列真值表 由題意，輸入變量的狀態(tài)賦值及真值表如下表所示。1. TTL與CMOS的電壓傳輸特性開(kāi)門(mén)電平—保證輸出為額定低電平時(shí)所允許的最小輸入高電平值在標(biāo)準(zhǔn)輸入邏輯時(shí)，＝關(guān)門(mén)—保證輸出額定高電平90%的情況下，允許的最大輸入低電平值，在標(biāo)準(zhǔn)輸入邏輯時(shí)，＝—為邏輯0的輸入電壓 典型值＝—為邏輯１的輸入電壓 典型值＝—為邏輯１的輸出電壓 典型值＝—為邏輯0的輸出電壓 典型值＝對(duì)于TTL：這些臨界值為， ,低電平噪聲容限： 高電平噪聲容限：例：74ＬＳ00的 它的高電平噪聲容限?。?－＝它的低電平噪聲容限?。剑?4ＨＣ00為CMOS與非門(mén)采用+5Ｖ電源供電，輸入端在下面四種接法下都屬于邏輯0 ?、佥斎攵私拥亍 、凇 、邸 、茌斎攵私?0電阻到地74LS00為T(mén)TL與非門(mén)，采用+5Ｖ電源供電，采用下列4種接法都屬于邏輯1 ?、佥斎攵藨铱铡 、谳斎攵私痈哂?Ｖ電壓 ?、邸 、茌斎攵私?0電阻到地第4章 組合邏輯電路一、組合邏輯電路的設(shè)計(jì)方法根據(jù)實(shí)際需要，設(shè)計(jì)組合邏輯電路基本步驟如下：①分析設(shè)計(jì)要求，確定輸入、輸出信號(hào)及其因果關(guān)系?、谠O(shè)定變量，即用英文字母表示輸入、輸出信號(hào) ③狀態(tài)賦值，即用0和1表示信號(hào)的相關(guān)狀態(tài)?、芰姓嬷当?，根據(jù)因果關(guān)系，將變量的各種取值和相應(yīng)的函數(shù)值用一張表格一一列舉，變量的取值順序按二進(jìn)制數(shù)遞增排列。例如：化簡(jiǎn)函數(shù)Ｌ＝ 解：Ｌ＝ ?。健 。健 。健 。健 。綄⑾铝泻瘮?shù)化簡(jiǎn)成最簡(jiǎn)的與－或表達(dá)式1）Ｌ＝2) L=3) L=解：1）Ｌ＝ ＝ = = = = =2) L= = = = =3) L===＝=＝四、邏輯函數(shù)的化簡(jiǎn)—卡諾圖化簡(jiǎn)法：卡諾圖是由真值表轉(zhuǎn)換而來(lái)的，在變量卡諾圖中，變量的取值順序是按循環(huán)碼進(jìn)行排列的，在與—或表達(dá)式的基礎(chǔ)上，畫(huà)卡諾圖的步驟是：，若給定函數(shù)有個(gè)變量，表示卡諾圖矩形小方塊有個(gè)。數(shù)字電路知識(shí)點(diǎn)匯總（東南大學(xué)）第1章 數(shù)字邏輯概論一、進(jìn)位計(jì)數(shù)制
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1