【正文】 存儲器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī)格的存儲芯片時，各需要多少片？1K4位，2K8位，4K4位，16K1位，4K8位，8K8位解：地址線和數(shù)據(jù)線的總和 = 14 + 32 = 46根；選擇不同的芯片時，各需要的片數(shù)為：1K4：（16K32） / （1K4） = 168 = 128片2K8：（16K32） / （2K8） = 84 = 32片4K4：（16K32） / （4K4） = 48 = 32片16K1：（16K32）/ （16K1） = 132 = 32片4K8：（16K32）/ （4K8） = 44 = 16片8K8：（16K32） / （8K8） = 24 = 8片8. 試比較靜態(tài)RAM和動態(tài)RAM。（注：1ns=109s）6. 某機(jī)字長為32位，其存儲容量是64KB，按字編址它的尋址范圍是多少？若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。即：存取周期 = 存取時間 + 恢復(fù)時間5. 什么是存儲器的帶寬？若存儲器的數(shù)據(jù)總線寬度為32位，存取周期為200ns，則存儲器的帶寬是多少？解：存儲器的帶寬指單位時間內(nèi)從存儲器進(jìn)出信息的最大數(shù)量。4. 說明存取周期和存取時間的區(qū)別。而主存與輔存層次的調(diào)度目前廣泛采用虛擬存儲技術(shù)實(shí)現(xiàn)，即將主存與輔存的一部分通過軟硬結(jié)合的技術(shù)組成虛擬存儲器，程序員可使用這個比主存實(shí)際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編程，當(dāng)程序運(yùn)行時，再由軟、硬件自動配合完成虛擬地址空間與主存實(shí)際物理空間的轉(zhuǎn)換。綜合上述兩個存儲層次的作用，從整個存儲系統(tǒng)來看，就達(dá)到了速度快、容量大、位價低的優(yōu)化效果。Cache主存層次在存儲系統(tǒng)中主要對CPU訪存起加速作用，即從整體運(yùn)行的效果分析，CPU訪存速度加快，接近于Cache的速度，而尋址空間和位價卻接近于主存。T0、TTT3波形圖如圖（2）所示。圖（1）（2）三態(tài)門1受T0＋T1控制，以確保T0時刻D→總線，以及T1時刻總線→接收門1→A。解：（1）由T打開三態(tài)門將 D寄存器中的內(nèi)容送至總線bus，由cp脈沖同時將總線上的數(shù)據(jù)打入到 A、B、C寄存器中。答：在總線的兩端分別配置三態(tài)門，就可以使總線具有雙向傳輸功能。10. 為什么要設(shè)置總線標(biāo)準(zhǔn)？你知道目前流行的總線標(biāo)準(zhǔn)有哪些？什么叫plug and play？哪些總線有這一特點(diǎn)？答：總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問題；目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、PCI等；plug and play：即插即用，EISA、PCI等具有此功能。異步通信：指沒有統(tǒng)一時鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時，有利于提高總線工作效率。答：同步通信：指由統(tǒng)一時鐘控制的通信，控制方式簡單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時，總線工作效率明顯下降。總線的主設(shè)備（主模塊）：指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊）；總線的從設(shè)備（從模塊）：指一次總線傳輸期間，配合主設(shè)備完成數(shù)據(jù)傳輸?shù)脑O(shè)備（模塊），它只能被動接受主設(shè)備發(fā)來的命令；總線的傳輸周期：指總線完成一次完整而可靠的傳輸所需時間；總線的通信控制：指總線傳送過程中雙方的時間配合方式。答：P46。4. 為什么要設(shè)置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有何特點(diǎn)？哪種方式響應(yīng)時間最快？哪種方式對電路故障最敏感？答：總線判優(yōu)控制解決多個部件同時申請總線時的使用權(quán)分配問題；常見的集中式總線控制有三種：鏈?zhǔn)讲樵?、計?shù)器定時查詢、獨(dú)立請求；特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡單，易于擴(kuò)充，對電路故障最敏感；計數(shù)器定時查詢方式優(yōu)先級設(shè)置較靈活，對故障不敏感，連線及控制過程較復(fù)雜；獨(dú)立請求方式速度最快，但硬件器件用量大，連線多，成本較高。總線傳輸?shù)奶攸c(diǎn)是：某一時刻只能有一路信息在總線上傳輸，即分時使用。例如個人電腦和計算器。答：按照計算機(jī)的效率、速度、價格和運(yùn)行的經(jīng)濟(jì)性和實(shí)用性可以將計算機(jī)劃分為通用計算機(jī)和專用計算機(jī)。第2章 計算機(jī)的發(fā)展及應(yīng)用1. 通常計算機(jī)的更新?lián)Q代以什么為依據(jù)？答：P22主要以組成計算機(jī)基本電路的元器件為依據(jù)，如電子管、晶體管、集成電路等。10. 指令和數(shù)據(jù)都存于存儲器中，計算機(jī)如何區(qū)分它們？解：計算機(jī)區(qū)分指令和數(shù)據(jù)有以下2種方法：l 通過不同的時間段來區(qū)分指令和數(shù)據(jù)，即在取指令階段（或取指微程序）取出的為指令，在執(zhí)行指令階段（或相應(yīng)微程序）取出的即為數(shù)據(jù)。解：。9. 畫出主機(jī)框圖，分別以存數(shù)指令“STA M”和加法指令“ADD M”（M均為主存地址）為例，在圖中按序標(biāo)出完成該指令（包括取指令階段）的信息流程（如→①）。I/O：Input/Output equipment，輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用于計算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送。X：此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操作數(shù)寄存器，即運(yùn)算器中工作寄存器之一，用來存放操作數(shù)；MAR：Memory Address Register，存儲器地址寄存器，在主存中用來存放欲訪問的存儲單元的地址。ACC：Accumulator，累加器，是運(yùn)算器中既能存放運(yùn)算前的操作數(shù)，又能存放運(yùn)算結(jié)果的寄存器。CU：Control Unit，控制單元（部件），為控制器的核心部件，其功能是產(chǎn)生微操作命令序列。PC：Program Counter，程序計數(shù)器，其功能是存放當(dāng)前欲執(zhí)行指令的地址，并可自動計數(shù)形成下一條指令地址。8. 解釋下列英文縮寫的中文含義：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS解：全面的回答應(yīng)分英文全稱、中文名、功能三部分。解：P9105. 馮?諾依曼計算機(jī)的特點(diǎn)是什么？解：馮?諾依曼計算機(jī)的特點(diǎn)是：P8l 計算機(jī)由運(yùn)算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備五大部件組成；l 指令和數(shù)據(jù)以同同等地位存放于存儲器內(nèi)，并可以按地址訪問；l 指令和數(shù)據(jù)均用二進(jìn)制表示；l 指令由操作碼、地址碼兩大部分組成，操作碼用來表示操作的性質(zhì)，地址碼用來表示操作數(shù)在存儲器中的位置；l 指令在存儲器中順序存放，通常自動順序取出執(zhí)行；l 機(jī)器以運(yùn)算器為中心（原始馮?諾依曼機(jī)）。計算機(jī)軟件：計算機(jī)運(yùn)行所需的程序及相關(guān)資料。第一章 計算機(jī)系統(tǒng)概論1. 什么是計算機(jī)系統(tǒng)、計算機(jī)硬件和計算機(jī)軟件？硬件和軟件哪個更重要？解：P3計算機(jī)系統(tǒng)：由計算機(jī)硬件系統(tǒng)和軟件系統(tǒng)組成的綜合體。計算機(jī)硬件：指計算機(jī)中的電子線路和物理裝置。硬件和軟件在計算機(jī)系統(tǒng)中相互依存，缺一不可，因此同樣重要。7. 解釋下列概念：主機(jī)、CPU、主存、存儲單元、存儲元件、存儲基元、存儲元、存儲字、存儲字長、存儲容量、機(jī)器字長、指令字長。主機(jī)：是計算機(jī)硬件的主體部分，由CPU和主存儲器MM合成為主機(jī)。CPU：中央處理器，是計算機(jī)硬件的核心部件，由運(yùn)算器和控制器組成；（早期的運(yùn)算器和控制器不在同一芯片上，現(xiàn)在的CPU內(nèi)除含有運(yùn)算器和控制器外還集成了CACHE）。主存：計算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲器，為計算機(jī)的主要工作存儲器，可隨機(jī)存?。挥纱鎯w、各種邏輯部件及控制電路組成。存儲單元：可存放一個機(jī)器字并具有特定存儲地址的存儲單位。存儲元件：存儲一位二進(jìn)制信息的物理元件，是存儲器中最小的存儲單位，又叫存儲基元或存儲元，不能單獨(dú)存取。存儲字：一個存儲單元所存二進(jìn)制代碼的邏輯單位。存儲字長：一個存儲單元所存二進(jìn)制代碼的位數(shù)。存儲容量：存儲器中可存二進(jìn)制代碼的總量；（通常主、輔存容量分開描述）。機(jī)器字長：指CPU一次能處理的二進(jìn)制數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關(guān)。指令字長：一條指令的二進(jìn)制代碼位數(shù)。CPU：Central Processing Unit，中央處理機(jī)（器），是計算機(jī)硬件的核心部件，主要由運(yùn)算器和控制器組成。IR：Instruction Register，指令寄存器，其功能是存放當(dāng)前正在執(zhí)行的指令。ALU：Arithmetic Logic Unit，算術(shù)邏輯運(yùn)算單元，為運(yùn)算器的核心部件，其功能是進(jìn)行算術(shù)、邏輯運(yùn)算。MQ：MultiplierQuotient Register，乘商寄存器，乘法運(yùn)算時存放乘數(shù)、除法時存放商的寄存器。MDR：Memory Data Register，存儲器數(shù)據(jù)緩沖寄存器，在主存中用來存放從某單元讀出、或要寫入某存儲單元的數(shù)據(jù)。MIPS：Million Instruction Per Second，每秒執(zhí)行百萬條指令數(shù)，為計算機(jī)運(yùn)算速度指標(biāo)的一種計量單位。假設(shè)主存容量為256M*32位，在指令字長、存儲字長、機(jī)器字長相等的條件下，指出圖中各寄存器的位數(shù)。（1）STA M指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR，OP(IR) →CU，Ad(IR) →MAR，ACC→MDR，MAR→MM，WR（2）ADD M指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR， OP(IR) →CU，Ad(IR) →MAR，RD，MM→MDR，MDR→X，ADD，ALU→ACC，ACC→MDR，WR假設(shè)主存容量256M*32位，在指令字長、存儲字長、機(jī)器字長相等的條件下，ACC、X、IR、MDR寄存器均為32位，PC和MAR寄存器均為28位。l 通過地址來源區(qū)分，由PC提供存儲單元地址的取出的是指令，由指令地址碼部分提供存儲單元地址的取出的是操作數(shù)。2. 舉例說明專用計算機(jī)和通用計算機(jī)的區(qū)別。通用計算機(jī)適應(yīng)性強(qiáng)，但犧牲了效率、速度和經(jīng)濟(jì)性，而專用計算機(jī)是最有效、最經(jīng)濟(jì)和最快的計算機(jī)，但適應(yīng)性很差。3. 什么是摩爾定律？該定律是否永遠(yuǎn)生效？為什么？答：P23，否，P36第3章 系統(tǒng)總線1. 什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)？答：。為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動緩沖電路與總線連通。 5. 解釋下列概念：總線寬度、總線帶寬、總線復(fù)用、總線的主設(shè)備（或主模塊）、總線的從設(shè)備（或從模塊）、總線的傳輸周期和總線的通信控制?？偩€寬度：通常指數(shù)據(jù)總線的根數(shù)；總線帶寬：總線的數(shù)據(jù)傳輸率，指單位時間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)；總線復(fù)用：指同一條信號線可以分時傳輸不同的信號。6. 試比較同步通信和異步通信。適合于速度差別不大的場合。8. 為什么說半同步通信同時保留了同步通信和異步通信的特點(diǎn)？答：半同步通信既能像同步通信那樣由統(tǒng)一時鐘控制，又能像異步通信那樣允許傳輸時間不一致，因此工作效率介于兩者之間。11. 畫一個具有雙向傳輸功能的總線邏輯圖。12. 設(shè)數(shù)據(jù)總線上接有A、B、C、D四個寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計：（1） 設(shè)計一個電路，在同一時間實(shí)現(xiàn)D→A、D→B和D→C寄存器間的傳送；（2） 設(shè)計一個電路，實(shí)現(xiàn)下列操作：T0時刻完成D→總線；T1時刻完成總線→A；T2時刻完成A→總線；T3時刻完成總線→B。 T和cp的時間關(guān)系如圖（1）所示。三態(tài)門2受T2＋T3控制，以確保T2時刻A→總線，以及T3時刻總線→接收門2→B。圖(2)第 四 章3. 存儲器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？計算機(jī)如何管理這些層次？答：存儲器的層次結(jié)構(gòu)主要體現(xiàn)在Cache主存和主存輔存這兩個存儲層次上。主存輔存層次在存儲系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲器其容量和位價接近于輔存，而速度接近于主存。主存與CACHE之間的信息調(diào)度功能全部由硬件自動完成。因此，這兩個層次上的調(diào)度或轉(zhuǎn)換操作對于程序員來說都是透明的。解：存取周期和存取時間的主要區(qū)別是：存取時間僅為完成一次操作的時間，而存取周期不僅包含操作時間，還包含操作后線路的恢復(fù)時間。存儲器帶寬 = 1/200ns 32位 = 160M位/秒 = 20MB/秒 = 5M字/秒注意：字長32位，不是16位。解：存儲容量是64KB時，按字節(jié)編址的尋址范圍