路電子搶答器eda課程設(shè)計(jì)報(bào)告-展示頁
2025-01-28 01:17本頁面
【正文】 139。039。039。039。039。039。 STATES=0010。 D1=39。 C1=39。 B1=39。 when 00100 = A1=39。START=39。 EN=39。 tmp=39。039。039。039。139。139。 end if。 START=39。 EN=39。 then tmp=39。 if STA=39。STATES=0000。EN=39。START=39。 D1=39。 C1=39。 B1=39。 A1=39。 then tmp=39。process(abc,RST,tmp) begin IF RST=39。Camp。Aamp。 signal tmp:std_logic。end qdjb_sc。 EN : out std_logic。 A,B,C,D,R:in std_logic。use 。其模塊如下： 搶答鑒別及鎖存模塊： library ieee。當(dāng)主持人按下STA鍵同時(shí)R輸入低電平時(shí)，對(duì)應(yīng)的START指示燈亮，同時(shí)EN端輸出高電平，這時(shí)四組隊(duì)伍才可以進(jìn)行搶答，即搶答信號(hào)A,B,C,D輸入電路中后，通過判斷是哪個(gè)信號(hào)最先為‘1’得出搶答成功的組別1，2，3或4組，然后將組別號(hào)輸出到相應(yīng)端A1,B1,C1,D1,此時(shí)START指示燈滅掉同時(shí)EN端輸出低電平，并將組別序號(hào)換算為四位二進(jìn)制信號(hào)輸出到STATES[3..0]端鎖存，等待輸出到計(jì)分和顯示單元。整個(gè)系統(tǒng)至少有四個(gè)主要模塊：搶答鑒別模塊；搶答計(jì)時(shí)模塊；搶答計(jì)分模塊；分頻模塊。每組搶答完畢后，由主持人進(jìn)行打分，答對(duì)一次加1分。（4）具有計(jì)分功能。此時(shí)，顯示器從初始值開始倒計(jì)時(shí)，計(jì)到0時(shí)停止計(jì)數(shù)，同時(shí)LED亮起超時(shí)警報(bào)信號(hào)，并反饋到鎖存模塊進(jìn)行鎖存，使得參賽者不能進(jìn)行搶答。在初始狀態(tài)時(shí)，主持人可以設(shè)置搶答時(shí)間的初始值。同時(shí)，電路處于自鎖存狀態(tài)，使其他組的搶答器按鈕不起作用。（2）具有第一搶答信號(hào)的鑒別和鎖存功能。 EDA技術(shù) 課程設(shè)計(jì)報(bào)告專 業(yè)： 電子信息工程 班 級(jí)： 101 姓 名： XXX 學(xué) 號(hào)： 1007400XXX 指導(dǎo)教師： 秦劍 2013年 4 月 22 日一、設(shè)計(jì)題目 四路電子搶答器二、設(shè)計(jì)目的 ； Ⅱ軟件設(shè)計(jì)電路的流程； 。三、設(shè)計(jì)任務(wù)及要求（1）設(shè)計(jì)一個(gè)可以容納四組參賽隊(duì)進(jìn)行比賽的電子搶答器。在主持人發(fā)出搶答指令后，若有參賽者按搶答器按鈕，則該組指示燈亮，顯示器顯示出搶答者的組別。（3）具有計(jì)時(shí)功能。在主持人宣布搶答開始，并給出倒計(jì)時(shí)記數(shù)開始信號(hào)以后，搶答者可以開始搶答。若參賽者在規(guī)定的時(shí)間內(nèi)搶答，則計(jì)數(shù)模塊自動(dòng)終止計(jì)數(shù)。在初始狀態(tài)時(shí)，主持人可以給每組設(shè)置初始分值。四、設(shè)計(jì)思路：系統(tǒng)的輸入信號(hào)有：各組的搶答按鈕A、B、C、D，系統(tǒng)允許搶答信號(hào)STA，系統(tǒng)清零信號(hào)CLR，系統(tǒng)時(shí)鐘信號(hào)CLK，計(jì)分復(fù)位端CLR，加分按鈕端ADD；系統(tǒng)的輸出信號(hào)有：四個(gè)組搶答成功與否的指示燈控制信號(hào)輸出口可用如LED _A、LED_B、LED_C、LED_D表示，四個(gè)組搶答時(shí)的計(jì)時(shí)數(shù)碼顯示控制信號(hào)，搶答成功組別顯示的控制信號(hào)，各組計(jì)分動(dòng)態(tài)顯示的控制信號(hào)。搶答鑒別及鎖存分頻計(jì)數(shù)計(jì)分器數(shù)碼管顯示數(shù)碼管顯示 系統(tǒng)組成框圖五、各模塊設(shè)計(jì) （一）搶答鑒別和鎖存模塊搶答隊(duì)伍共分為四組A,B,C,D。一旦R輸入高電平，則把“0000”輸出到STATES[3..0]端鎖存，同時(shí)四組隊(duì)伍無法進(jìn)行搶答。use 。entity qdjb_sc is port(STA,RST:in std_logic。 A1,B1,C1,D1,S
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1