[信息與通信]dsp原理及應(yīng)用-展示頁
2024-12-16 22:46本頁面
【正文】 Market Share Source: WSTS (19872022), SIA June 2022 Forecast (20222022) 0 10 20 30 40 1990 1993 1996 1999 2022 2022 2022 DSP MPU SC w/o Memory 010203040506070TI A g e r e F r e e s c a l e A D I202220222022202220222022Dspsl 處理器之間比較 GPU DSP MCU SC 處理器 MPU CPU Dspsl 一些對比知識 ?DSP\SC\CPU\MPU\MCU\GPU區(qū)別 ?CPU ? 一般指 Intel的 X86兼容芯片， 馮諾依曼結(jié)構(gòu) ，是 CISC復(fù)雜指令集 。功能整數(shù)浮點都很一般，控制不能達(dá)到 MCU的水平。 DSP側(cè)重于保證數(shù)據(jù)的順利通行，結(jié)構(gòu)盡量簡單。 Dspsl 一些對比知識 ?GPU ? 在幾個主要方面有別于 DSP架構(gòu)。此外，由于 GPU專為圖像處理設(shè)計，因此存儲系統(tǒng)實際上是一個二維的分段存儲空間，包括一個區(qū)段號（從中讀取圖像）和二維地址（圖像中的 X、 Y坐標(biāo)）。輸出 寫地址由光柵處理器確定 ，而且不能由程序改變。最后一點，不同碎片的處理過程間不允許通信。 Dspsl 現(xiàn)行的一些處理器芯片比較 ARM DSP FPGA 三者可以出現(xiàn)在同一塊電路板中，各自有各自的任務(wù)，也可以獨立的承擔(dān)數(shù)據(jù)或信號處理的任務(wù) 區(qū)別 Dspsl 一些對比知識 ?ARM\DSP\FPGA區(qū)別 ? ARM具有比較強的 事務(wù)管理功能 ，可以用來跑 界面及應(yīng)用程序 等，器優(yōu)勢主要體現(xiàn)在控制方面； ? DSP主要用來計算，比如進行 加密解密，調(diào)制解調(diào) ，優(yōu)勢是強大的數(shù)據(jù)處理能力和較高的運行速度； ? FPGA可以用 VHDL或 verilogHDL來編程，靈活性強，由于能夠進行編程，除錯，再編程和重復(fù)操作，因此可以充分地進行設(shè)計開發(fā)和驗證。 Dspsl 一些對比知識 ? TI\AD區(qū)別 ? ADI的 DSP雖然 方便點 ，但這些方便都是 增加硬件復(fù)雜性帶來的 ，同時帶來了功耗高和售價高的問題。 ADI在匯編編寫起來方便 TI， ADI的 C編譯器的編譯效率高過 TI。雖然 ADI的 DSP較為好用，但還是認(rèn)為 TI的功能強些。 ? 我們把用定點格式表示的數(shù)稱為定點數(shù)。 ? 對于任意一個 n+1位的定點數(shù) x，在定點機中可表示成如下格式： ? ? 如果數(shù) x表示的是純小數(shù)，那么小數(shù)點在 x0和 x1之間，即數(shù)符和尾數(shù)之間。 Dspsl 復(fù)習(xí)下定點和浮點的概念 ? 2. 浮點數(shù)的表示方法 ? 浮點格式 是指在數(shù)據(jù)表示時，將浮點數(shù)的范圍和精度分別表示，相當(dāng)于小數(shù)點的位置隨比例因子的不同而在一定的范圍內(nèi)可自由浮動。通常 尾數(shù)為純小數(shù)，階碼為整數(shù) ，尾數(shù)和階碼均為帶符號數(shù)。其浮點數(shù)的 精度由 尾數(shù) 決定，數(shù)的 表示范圍 由 階碼 決定。 （ 1）浮點數(shù)的表示格式 在早期的計算機中，一個浮點數(shù)在機器中的表示格式，通常由階碼和尾數(shù)兩部分組成。則有 ? ? ? ? ? ? 1011 0 218 .75 10 01 1 00 10 11 2 ?? ? ? ? ? ?0 101 1 1001011 Dspsl 復(fù)習(xí)下定點和浮點的概念 ?后來為便于軟件移植， IEEE754規(guī)定了浮點數(shù)表示標(biāo)準(zhǔn)，這包括定義了 單精度（ 32位）和雙精度（ 64位） 兩種常規(guī)格式，以及兩種擴展格式。字長為 16位的頂點 DSP實現(xiàn)64K的精度，帶符號整數(shù)值范圍為 215至 2151。雙精度的 53位尾數(shù)， 11位指數(shù)，能完成更高精度計算。 Dspsl 結(jié)構(gòu)特點 ?MCU 187。改進的哈佛結(jié)構(gòu) Dspsl Dspsl Dspsl Dspsl Dspsl Dspsl Dspsl 改進的哈佛結(jié)構(gòu)的優(yōu)點 ? 解決了總線擁擠問題 ， 提高了運算速度 ? 提供了 總線數(shù)據(jù)交換器 ， 保證了靈活性 ? 程序總線與數(shù)據(jù) 總線寬度可以不同 ， 可支持更強大的并行操作指令集以及保證足夠高的運算精度 ? 從結(jié)構(gòu)上為 管道操作 等硬件特性提供了基礎(chǔ) Dspsl 多總線： TMS320C54x內(nèi)部組成框圖 程度 /數(shù)據(jù)總線 外圍總線 17*17位乘法器 40位加法器 舍入、飽和電路 40位 ALU 比較、選擇和存儲 指數(shù)編碼器 40位桶形移位器 （ 16， 31） 40位累加器 A 40位累加器 B 8個輔助寄存器 2個尋址單元 MAC ALU 移位寄存器 累加器 尋址單元 Ch0 Ch1 Ch3 Ch2 Ch4 Ch5 DMA 電源管理單元 程序 /數(shù)據(jù) ROM 程序 /數(shù)據(jù) RAM JTAG 測試 /仿真控制 通用 I/O接口 緩沖串行口 多通道緩沖串行口 定時器 鎖相環(huán)時鐘發(fā)生器 主機接口 軟件等待狀態(tài)發(fā)生器 A(15~0) D(15~0) Dspsl TMS320C54x內(nèi)部硬件結(jié)構(gòu)框圖 P A BPBC A BCBDABDBE A BEBP 地址總線P 數(shù)據(jù)總線C 地址總線C 數(shù)據(jù)總線D 地址總線D 數(shù)據(jù)總線E 地址總線E 數(shù)據(jù)總線PC , I P T R , RC ,B E C . R S A , R E AA R A U 0 , A R A U 1 , AR 0~ AR 7 , A R P , BK , DP , SP程序控制接口M U XT 寄存器指數(shù)編碼器S i g n c t r S i g n c t r乘法器 ( 17 X 17 )小數(shù) / 整數(shù)A （ 40 ） B （ 40 ）M U XM U
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1