課程設(shè)計(jì)---4位二進(jìn)制全加器全減器-其他專業(yè)-展示頁
2025-01-31 02:11本頁面
【正文】 真 。例如：為了節(jié)省資源，減法器和硬件乘法器都可由加法器 來構(gòu)成。多為加法器的構(gòu)成有兩種方式：并行進(jìn)位和串行進(jìn)位方式。通常，并行加法器比串行加法器的資源占用差距也會(huì)越來越大。 采 用 Verilog HDL 對(duì)四位的全加器 全減器 進(jìn)行仿真。 圖 1 1）全加器 全加器是針對(duì)多于一位的操作數(shù)相加，必須提供位與位之間的進(jìn)位而設(shè)計(jì)的一種加法器，具有 廣泛而重要的應(yīng)用。實(shí)現(xiàn)全加器等式的電路如圖 3 所示，邏輯符號(hào)見下 圖 2 圖 3 2） 四位二 進(jìn) 制加法器 a) 串行進(jìn)位加法器 四位二進(jìn)制加法器可以采用 4個(gè)一位全加器及連成串行進(jìn)位加法器，其實(shí)現(xiàn)框圖如下 輸入： Input： A3A2A1A0 加數(shù)輸入 B3B2B1B0 加數(shù)輸入 C0 進(jìn)位輸入（ CIN) 輸出： Output S3S2S1S0 和數(shù)輸出 C4 進(jìn)位輸出 (COUT) b）超前位鏈結(jié)構(gòu)加法器 )(11 BACABCO U T CBAS ii ??? ??? ?? 令 iii BAG? 產(chǎn)生進(jìn)位 iii BAP ?? 產(chǎn)生傳輸信號(hào) 四位全加器的進(jìn)位鏈邏輯可以表示為如下： 01234123423434440123123233301212220111CPPPPGPPPGPPGPGCCPPPGPPGPGCCPPGPGCCPGC?????????????? 根據(jù)上面對(duì)加法器的具體分析，下面給出的是 4位二進(jìn)制全加器的部分真值表： A3 A2 A1 A0 B3 B2 B1 B0 CIN S3 S2 S1 S0 COUT 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 1 0 1 0 0 0 1 1 0 0 1 0 0 0 1 0 1 0 0 1 0 0 0 0 0 0 1 0 1 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0
高考資料相關(guān)推薦
鄂ICP備17016276號(hào)-1