【正文】 芯片提供了很多個電源引腳，為了減少芯片內(nèi)部的干擾，盡量在每個電源引腳處加一個 的去耦電容。 黑龍江工商職業(yè)技術學院畢業(yè) 論文 （ 設計 ） 第 22 頁 CPLD 電路設計 課題 CPLD 內(nèi)部電路框圖如圖 317 所示。其中，TCK 為同步時鐘， TMS 為 JTAG 方式選擇， TDI、 TDO 分別為串行數(shù)據(jù)輸入和串行數(shù)據(jù)輸出。 它屬于 MAX7000S 系列，具有 2500 個可用門、 128 個宏單元、最大用戶 I/O 數(shù)為 68 個、計數(shù)器工作頻率可達 ，可通過JTAG(Joint TestAction Group，聯(lián)合測試行動小組 )接口實現(xiàn)在線編程。而 CPLD 器件比 FPGA 器件的邏輯能力強，但是寄存 器少，正好對應控制密集型電路的需要。課題中，各 I/O 空間地址分配見表三示： 注： *代表為 DSP 讀信號有效，其他為寫信號有效 表示通過 A A0 選擇 DAC 轉(zhuǎn)換通道及寄存器 譯碼時 TMS320LF2407A 的 /IS 信號有效，對外部 I/O 空間 黑龍江工商職業(yè)技術學院畢業(yè) 論文 （ 設計 ） 第 21 頁 1 、 CPLD 簡介 隨著半導體技術、集成電路技術的迅猛發(fā)展，出現(xiàn)了 FPGA（ Field Programmable Gates Array，現(xiàn)場可編程門陣列）和 CPLD(Complex ProgrammableLogic Device，復雜可編程邏輯器件 )器件，可編程器件不僅使設計的系統(tǒng)達到小型化、集成化和高可靠性，而且器件可編程的特點大大縮短了設計周期、減少了設計費用、降低了設計風險。在本課題中所有模擬信號調(diào)理電路中的有源運放為 TL084。該信號調(diào)理通路設計如圖 315 所示。因此，根據(jù)原有電路要求， D/A 的輸出量在參與運算前必須進行調(diào)理，將 0～ +反向放大為 0～ 10V，并對輸出作隔離，防止 PWM 模塊的干擾信號干擾主控板電路。電 路如圖 314 所示。 黑龍江工商職業(yè)技術學院畢業(yè) 論文 （ 設計 ） 第 19 頁 在課題中 DAC7625 工作在單極性模式下，參考電壓由 壓基準源 MC1403 提供，則 DAC7625 的 REFH V=， REFLV=0V，此時，輸出電壓范圍為： OUTV=0~。數(shù)字輸入端為 12bit 并行輸入。 5V的雙電源模式下。該芯片具有如下特點： ? 低功耗（ 20 mW）； ? 可工作在單極性或者雙極性模式下； ? 還原時間短 10us to %； ? 在 45℃～ +85℃范圍內(nèi)單調(diào)線性； ? 數(shù)據(jù)可回讀； ? 雙緩沖數(shù)據(jù)輸入。電壓傳感器信號調(diào)理電路設計圖如圖 313 所示。 當弧壓超過 56V（空載）時，選擇 1/3 衰減（此時，允許最大弧壓 90V， ADC 對弧壓的分辨力為 1LSB=90V/210≈ ）；當弧壓低于 47V（燃?。r，選擇 3/4 衰減（此時， ADC 對弧壓的分辨力有1LSB=47V/210≈ ）。 ADG408 是 AD 公司的高性能模擬多路開關。由表二，電流傳感器輸出只在過流狀態(tài)下可能超過 ，故只需限幅即可。由 37 式，得電流傳感器輸出和電焊機工作狀態(tài)對應有表二： 黑龍江工商職業(yè)技術學院畢業(yè) 論文 （ 設計 ） 第 17 頁 TMS320LF2407A 的 A/D 模塊 REFHIV最大輸入值為 ，實際設計中該引腳接 ，此時 A/D 滿量程為 在輸入 ADC 前必須進行衰減限幅。由式 36 得弧壓傳感器輸出和電弧狀態(tài)對應有表一： 對電流傳感器，有如下公式： I 電弧 =200V io （ 37） 式 中： I 電弧 —— 焊接電流（ I）； V io—— 電流傳感器輸出電壓（ V）。對于弧壓傳感器，有如下關系： v弧壓 =11 Vuo1 式中： v弧壓—— 電弧電壓（ V）； Vuo—— 弧壓傳感器輸出電壓。 現(xiàn)場焊接試驗證明，該濾波器設計可以較好的濾除傳感器輸出信 黑龍江工商職業(yè)技術學院畢業(yè) 論文 （ 設計 ） 第 16 頁 號中的高頻干擾，保證了數(shù)據(jù)采集的可靠性，并可明顯減少由于干擾造成的算法誤判斷。 本課題中，考慮截止頻率為 fc=20KHz，選擇 R=，由式（ 32）～（ 35）計算匹配電容值得： Ca=， Cb=， Cc=，Cd=597pF。它由兩個二階濾波器串聯(lián)組成。通常用于對信號響應速度要求高的場合。且通帶內(nèi)紋波幅度 越大，其過渡帶內(nèi)幅頻特性下降越陡。 (n 為濾波器階數(shù) ) （ 2）切比雪夫（ Chebyshev）型低通濾波器 切比雪夫型低通濾波器，階數(shù) n 越高，幅頻特性下降的越陡，由于通帶內(nèi)有等紋波起伏，所以又稱等紋波型濾波器。在實際設計中通常對應采用的有三種形式： （ 1）巴特沃茲（ Butterworth） 型低通濾波器 巴特沃茲型低通濾波器在通帶內(nèi)具有接近理想低通濾波器的平坦特性，所以又稱最大平坦型濾波器。 濾波電路設計 為去除傳感器輸出信號中的高頻干擾，需在信號輸入調(diào)理通道中設計抗混疊低通濾波器。 ％。 18V的隔離電源，不用任何外部元件即可正常工作。 IS0122 使用非常方便，只須在器件的 輸入和輸出部分分別接入177。 100μ A 電流源、滯回比較器等組成滯回調(diào) 制電路。從該芯片的功能圖 [13]可知，它的輸入部分和輸出部分分別放在殼體兩邊，中間用兩個匹配的 1pF 電容形成模擬信號的電氣隔離。 調(diào)制 — 解調(diào)技術設計的電容耦合精密隔離放大器。 隔離電路 IS0122 是采用滯回 由于傳感器部分受電焊機干擾嚴重，電源和地都存在很大的紋波，故在傳感器信號的輸入端加了隔離電路，對傳感器板的電源和地進行 隔離。它們分別通過弧壓傳感器和電流傳感器饋入控制回路，經(jīng)過信號調(diào)理后輸入 A/D 轉(zhuǎn)換器。 實時準確的檢測間接焊接質(zhì)量（電弧電壓、電流等）是實現(xiàn)焊接過程穩(wěn)定控制的前提。該 ADC 模塊的分辨力和數(shù)據(jù)轉(zhuǎn)換速率（ 375ns）完全能夠滿足課題對焊接電壓、電流的采樣要求，且通過設置最大轉(zhuǎn)換通道數(shù)寄存器（ MAXCONV）和通道選擇排序控制寄存器（ CHSELSEn）可以控制 ADC 模塊連續(xù)對焊接電壓、電流進行 n 次采樣，方便程序?qū)Σ杉降臄?shù)據(jù)進行數(shù)字濾波處理。 ? 內(nèi)置自測試模式。 ? 靈活的中斷控制允許在每一個或每隔一個序列結束時產(chǎn)生中斷請求。 ? 在給定排序方式下， 4 個排序控制器（ CHSELSEQn）決定模 黑龍江工商職業(yè)技術學院畢業(yè) 論文 （ 設計 ） 第 13 頁 擬通道轉(zhuǎn)換順序。一次可執(zhí)行最多 16 個通道的自動轉(zhuǎn)換，每次要轉(zhuǎn)換的通道由編程決定。 ? 16 個模擬輸入通道（ ADCIN0～ ADCIN15）。如圖 310 所示，該模塊由輸入模擬通道、采樣保持器、 10bit 模數(shù)轉(zhuǎn)換模塊、排序器、 ADC 控制寄存器、轉(zhuǎn)換結果寄存器等部分組成。 DSP 需通過 JTAG 接口下載并調(diào)試程序， JTAG 接口電路如圖 39所示，設計中， EMU0 和 EMU1 引腳需要接上拉電阻（ 10K）。應同時設計上電復位電路和手動復位電路，在運行中出現(xiàn)故障時可方便地人工復位。 7）片外程序存儲器和數(shù)據(jù)存儲器應盡量靠近 DSP 芯片放置，同時要合理布局，使數(shù)據(jù)線和地址線長短基本保持一致。 6）對 DSP、片外程序存儲器和數(shù)據(jù)存儲器，應加 左右的去耦電容并使其盡量靠近芯片電源引腳，以濾除電源噪聲。 4）為調(diào)試方便，在初版設計時保留了外部 SRAM 電路。 2）適當選擇鎖相環(huán)濾波器引腳外接阻容值。 其 DSP 電源主控板就是基于這款芯片設計開發(fā)的 ， 晶振 10MHz， 黑龍江工商職業(yè)技術學院畢業(yè) 論文 （ 設計 ） 第 11 頁 經(jīng)過芯片內(nèi)部設定后，芯片工作在 4 CLK 模式下，即單指令執(zhí)行速度 40MIPS。 ? 電源 管理包括 3 種低功耗模式，并可獨立將外設入低功耗模式 。 ? 40 個獨立可編程的復用的通用 I/O 管腳（ GPIO）。 ? 串行通信接口（ Serial Communications Interface 簡 SCI）。 ? 多路 10bit A/D 轉(zhuǎn)換器，可選擇為單 16 通道或雙 8 通道，最小轉(zhuǎn)換時間為 375ns。 ? 外部存儲器接口共 192K 字： 64K 字程序存儲器； 64K 字數(shù)據(jù)存儲器； 64K 字 I/O 存儲空間。 ? 片內(nèi)高達 32K 字的 Flash 程序存儲器和 字的數(shù)據(jù) /程序存儲器，其中 544 字雙口 RAM（ DRAM）和 2K 字的單口RAM（ SRAM）。 其主要技術參數(shù)為： ? 高性能靜態(tài) CMOS 技術，供電電壓降為 ，減 不 了控制器的功耗 40MIPS 的執(zhí)行速度（指令周期縮 25ns），具有很高的實時控制能力。 5 個外部中斷（電機驅(qū)動保護、復位、兩個可屏蔽中斷）?；阪i相環(huán)的時鐘發(fā)生器。 16bit 串行外設接口模塊 （ Serial Peripheral Interface 簡稱 SPI）?？?制器局域網(wǎng)絡（ ControllerArea Network 簡稱 CAN） 模塊。外部存儲器接口共 192K 字： 64K 字程序存儲器； 64K 字數(shù)據(jù)存儲器；64K 字 I/O 存儲空間。片內(nèi)高達 32K 字的 Flash 程序存儲器和 字的數(shù)據(jù) /程序存儲器，其中 544 字雙口 RAM（ DRAM）和 2K 字的單口 RAM（ SRAM）。如圖 37 所示。將 TPS73HD318 的調(diào)節(jié)器 2 的復位輸出 POWERON_RESET 信號與按鍵復位信號 SWREST 信號共同構成 DSP 芯片的復位輸入（經(jīng)過 74LVC245 緩沖）。設計中僅用到了 ，其外圍電路如圖 36 所示。如圖 3圖 35 所示。在接入數(shù)字電源主控板后，分別對其進行濾波，以獲得較為穩(wěn)定的土作電平。同時 本 板為模數(shù)混合信號板，對傳感器輸出的模擬信號調(diào)理電路采用士 15V供電，為了避免傳感器電源的紋波干擾，該傳感器輸出信號采用單獨的模擬地 FGND 隔離 ,隔離后的信號調(diào)理部分模擬器件均采用士 12V供電，模擬地為 AGND,另外 D/A轉(zhuǎn)換器需要一個 5V的模擬電源，為了減少數(shù)字電路電源對模擬電路的干擾，此處 也分出了一個模擬的 5V電平 VCCA。 數(shù)字電源主控板是個多電源的系統(tǒng)。電源主控板位于電焊機內(nèi)， 本 板電源 不 可避