【正文】 1]}對應(yīng){X(n):n=[0,N1]}定義如下 : 102 ( 2 1 )( ) ( ) ( ) c o s ( )Nnkny k b k X nNN ????? ? N 階 DCTI 矩陣（第一類）： 0 , 12 [ c o s ]11I N k n k n NnkC b bNN ? ? ? ?? ?? N 階 DCT II 矩陣（第二類）： 0 , 12 ( 2 1 )[ c o s ]2II N k k n NnkCbNN ? ? ? ??? N 階 DCT III 矩陣（第三類）： 0 , 12 ( 2 1 )[ c o s ]2III N k k n NnnCbNN ? ? ? ??? N 階 DCT IV 矩陣（第四類）： 0 , 12 ( 2 1 ) ( 2 1 )[ c o s ]4IV N k k n NnkCb NN ? ? ? ???? 為了有效的計算 DCT，許多算法被提出，一般 DCT 快速算法分為兩種：間接算法和直接算法，兩種算法都是集中在蝶型結(jié)構(gòu)上，且目的都是為了減少乘法和加法的計算量。目前廣泛使用的壓縮算法采用的都是 8 8的二維 DCT 變換，二維 DCT 變換可通過行列分解的方法 ，變換成兩重的一維 DCT 變換。它的作用是使空間域的能量重新分布，降低信號的相關(guān)性，它的變換是可逆的。 圖像編碼過程中的離散余弦變換編碼包括兩個階段：離散余弦變換和量化編碼。整數(shù)變換的產(chǎn)生，同時解決了計算精度誤差大和編碼效率低的問題，其特點(diǎn)是用整數(shù)變換矩陣代替 DCT 的浮點(diǎn)數(shù)變換矩陣，這樣變換過程完全是整數(shù)運(yùn)算，不存在精度誤差，保證了編碼的可逆性；同時整數(shù)乘法可用加減法和位移代替，因此變換過程可以完全通過加減法和位移實(shí)現(xiàn)，運(yùn)算量大幅度減少。 由于 DCT 的變換矩陣是用浮點(diǎn)數(shù)表示，浮點(diǎn)運(yùn)算量較大，占用較多系統(tǒng)資源。在選取均方差準(zhǔn)則下，KarhunenLoeve 變換 (簡稱 KLT)是信號處理的最佳變換，但是 KLT 沒有快速算法，且計算困難，沒有實(shí)用價值。對于大多數(shù)的圖象來說，信號能量主要集中在低頻部分。類似于離散傅立葉變換， DCT 也是把一個信號或者 圖象從空域變換到頻域中。目前基于 8 8的二維離散余弦變換（ 2DDCT）被廣泛的應(yīng)用在各種圖象和視頻壓縮標(biāo)準(zhǔn)中，諸如 JPEG,MPEG1，MPEG2， ,+和 MPEG4。剩 下的工作就交給后面的設(shè)計工程師繼續(xù)做 。將測試輸入同時加到 C 與 Verilog 兩個單元，將其輸出做比較。利用 C 語言完善的查錯和編譯環(huán)境，設(shè)計者可以先設(shè)計出一個功能正確的設(shè)計單元，以此作為設(shè)計比較的標(biāo)準(zhǔn)。 C 語言與 Verilog 語言相輔相成，互相配合使用。而且 Verilog 的仿真、綜合、查錯工具等大部分軟件都是商業(yè)軟件，與 C 語言相比缺乏長期大量的使用，可靠性較差，亦有很多缺陷。此外， C 語言可應(yīng)用于許多領(lǐng)域，有可靠的編譯環(huán)境，語法完備，缺陷較少。 那么為什么要使用 Verilog HDL 呢？首先，考慮到 Verilog HDL 與 C語言有著密切的聯(lián)系，而 C 語言很靈活，查錯功能強(qiáng)，可以通過 PLI（編程語言接口）編寫自己的系統(tǒng)任務(wù)直接與硬件仿真器（如 VerilogXL）結(jié)合使用。 Verilog HDL 最大的特點(diǎn)就是易學(xué)易用，由于 Verilog HDL 的各種優(yōu)越性，使它廣泛流行，尤其在 ASIC 領(lǐng)域，更是處于主流地位。其中 Verilog HDL 是一種應(yīng)用廣泛的硬件描述語言，可用于算法級、門級到開關(guān)級的多種抽象層次的數(shù)字系統(tǒng)設(shè)計。 ModelSim SE 支持 PC、 UNIX 和 LINUX 混合平臺；提供全面完善以及高性能的驗(yàn)證功能；全面支持業(yè)界廣泛的標(biāo)準(zhǔn)； Mentor Graphics 公司提供業(yè)界最好的技術(shù)支持與服務(wù)。 ModelSim 分幾種不同的版本： SE、 PE、 LE 和 OEM，其中 SE 是最高級的版本 ,而集成在 Actel、 Atmel、 Altera、 Xilinx 以及 Lattice 等 FPGA 廠商設(shè)計工具中的均是其 OEM 版本。 主要特點(diǎn)： ? RTL和門級優(yōu)化，本地編譯結(jié)構(gòu)，編譯仿真速度快，跨平臺跨版本仿真； ? 單內(nèi)核 VHDL 和 Verilog 混合仿真； ? 源代碼模版和助手，項(xiàng)目管理； ? 集成了性能分析、波形比較、代碼覆蓋、數(shù)據(jù)流 ChaseX、 Signal Spy、虛擬對象 Virtual Object、 Memory 窗口、 Assertion 窗口、源碼窗口顯示信號值、信號條件斷點(diǎn)等眾多調(diào)試功能； ? C 和 Tcl/Tk 接口， C 調(diào)試； ? 對 SystemC 的直接支持，和 HDL 任意混合 ? 支持 SystemVerilog 的設(shè)計功能； ? 對系統(tǒng)級描述語言的最全面支持， SystemVerilog, SystemC, PSL。第二章 FPGA技術(shù)簡介 9 MODELSIM 的使用 ModelSim 是業(yè)界最優(yōu)秀的 HDL 語言仿真軟件，它能提供友好的仿真環(huán)境，是業(yè)界唯一的單內(nèi)核支持 VHDL 和 Verilog 混合仿真的仿真器。在本課題中，我們采用 QuartusII 開發(fā)軟件，在功能上比 MAXplusII更加強(qiáng)大，在本課題，我使用的是 QuartusII 。目前 QuartusII 最高版本好似 。 電子科技大學(xué)成都學(xué)院本科畢業(yè)設(shè)計 8 MaxPlusII、 QuartusII 介紹 MaxPlusII 是 ALTERA 公司較早的一款軟件，它的界面非常的簡單，是初學(xué)者比較容易接受的一款軟件，但是 Altera 公司已經(jīng)停止了對其的升級，所以 MaxPlusII 所支持的器件比較少，而且對于一些大型項(xiàng)目開發(fā)就不太適用了?？紤]到方案的性價比以及將來的功能的增加，本方案的 FPGA 選用 Cyclone 芯片，實(shí)現(xiàn)了系統(tǒng)的單片設(shè)計，從而大大減小電路的復(fù)雜度和體積。 ALTERA 的 FPGA 產(chǎn)品 Altera 公司生產(chǎn)的 FLEX 10K 系列的 FPGA，具有規(guī)模覆蓋范圍廣、布線資源豐富、時間可預(yù)測性好的優(yōu)點(diǎn)，在數(shù)字通信系統(tǒng)設(shè)計中得到了廣泛的 應(yīng)用?？梢灾v Altera 和 Xilinx 共同決定了 PLD 技術(shù)的發(fā)展方向。通常來說， 在歐洲用 Xilinx 的人多，在日本和亞太地區(qū)用 ALTERA 的人多，在美國則是平分秋色。 第二章 FPGA技術(shù)簡介 7 表 21：各大 FPGA產(chǎn)品 排名 公司 銷售額 (億美金 ) 市場占有率 1 Altera 2 Xilinx 3 Vantis 4 Lattice 5 Actel 6 Luccent 7 Cypress 8 Atmel 9 Philips 10 Quicklogic 經(jīng)過了十幾年的發(fā)展，許多公司都開發(fā)出了多種可編程邏輯器件。 FPGA 產(chǎn)品類型 FPGA 與 CPLD 都是可編程邏輯器件，它們是在 PAL、 GAL 等邏輯器件的基礎(chǔ)之上發(fā)展起來的。與門陣列等其它ASIC(Application Specific IC)相比，它們又具有設(shè)計開發(fā)周期短、設(shè)計制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時在線檢驗(yàn)等優(yōu)點(diǎn)，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計和產(chǎn)品 生產(chǎn) (一般在 10,000 件以下 )之中。 Altera 和 Xilinx 分別推出了類似于 PAL 結(jié)構(gòu)的擴(kuò)展型 CPLD(Complex Programmab1e Logic Dvice)和與標(biāo)準(zhǔn)門陣列類似的 FPGA，它們都具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點(diǎn)。 PLA 器件既有現(xiàn)場可編程的，也有掩膜可編程的。 PAL 器件是現(xiàn)場可編程的，它的實(shí)現(xiàn)工藝有反熔絲技術(shù)、 EPROM 技術(shù)和 EEPROM 技術(shù)。這一階段的產(chǎn)品主要有 PAL(可編程陣列邏輯 )和 GAL(通用陣列邏輯 )。其后，出現(xiàn)了一類結(jié)構(gòu)上稍復(fù)雜的可編程芯片，即可編程邏輯器件 (PLD)，它能夠完成各種數(shù)字邏輯功能。 早期的可編程邏輯器件只有可編程只讀存貯器 (PROM)、紫外線可刪除只讀存貯器(EPROM)和電可擦除只讀存貯器 (EEPROM)三種。但是，隨著微電子技術(shù)的發(fā)展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。數(shù)字集成電路本身在不斷地進(jìn)行更新?lián)Q代。因此， FPGA 的使用非常靈 活。當(dāng)需要修改 FPGA 功能時，只需換一片 EPROM 即可。掉電后，F(xiàn)PGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此， FPGA 能反復(fù)使用。 FPGA 有多種配置模式：并行主模式為一片 FPGA 加一片 EPROM 的方 式；主從模式可以支持一片 PROM 編程多片 FPGA；串行模式可以采用串行 PROM 編程FPGA；外設(shè)模式可以將 FPGA 作為微處理器的外設(shè)，由微處理器對其編程。 FPGA 是由存放在片內(nèi) RAM 中的程序來設(shè)置其工作狀態(tài)的，因此，工作時需要對片內(nèi)的 RAM 進(jìn)行編程。它由許多獨(dú)立的可編程邏輯模塊組成，用戶可以通過編程將這些模塊連接起來實(shí)現(xiàn)不同的設(shè)計。 FPGA 就可以實(shí)現(xiàn)硬件仿真以做成模型機(jī)。電路設(shè)計工程師設(shè)計一個電路首先要確定線路，然后進(jìn)行軟件模擬及優(yōu)化，以確認(rèn)所設(shè)計電路的功能及性能。 FPGA 的發(fā)展 FPGA 是英文 Field Programmable Gate Array 的縮寫，即現(xiàn)場可編程門陣列，它是在 PAL（ Programmable Logica Array,可編程邏輯陣列）、 GAL（ Generic Array Logic,通用陣列邏輯）、 EPLD（ Erasable Programmable Device,可編程邏輯器件）等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。但是目前大部分 DCT 的 IP 核都是針對信號輸入長度為 2的冪的情況，對于任意輸入長度的 IP核還很少，因此，本文在改進(jìn)素長度 DCT 的基礎(chǔ)上進(jìn)行 IP 核設(shè)計。 DCT 算法的實(shí)現(xiàn)有多種方法，軟件實(shí)現(xiàn)或利用大規(guī)?？删幊碳夹g(shù)進(jìn)行 IP 核實(shí)現(xiàn)。 第二章 FPGA技術(shù)簡介 5 第二章 FPGA 技術(shù)簡介 FPGA 是近幾年出現(xiàn)的新型可編程邏輯器件，它不僅具有很高的速度和可靠性，而且具有用戶重復(fù)定義的邏輯功能，即具有可編程的特點(diǎn)。 采用 ASIC 或者 FPGA 實(shí)現(xiàn)整數(shù) DCT 變換成為一種可能。為了提高變換效率， DCT 又發(fā)展出用定點(diǎn)計算或者較大的整型變換逼近浮點(diǎn) 運(yùn)算，由于存在精度誤差，即使沒有經(jīng)過量化，反變換后也不能完全恢復(fù)圖像數(shù)據(jù)，也就是編碼的可逆性不強(qiáng)。用于視頻壓縮的這種算法本身不能夠過于復(fù)雜，不能有過多的邏輯判斷或者遞歸，其算法流程應(yīng)該盡量與輸入的數(shù)據(jù)內(nèi)容無關(guān)，以便于在硬件中實(shí)現(xiàn)。圖像壓縮是圖像處理的經(jīng)典內(nèi)容，有很多種算法。 ，數(shù)據(jù)壓縮比以及圖像壓縮質(zhì)量仍然不能很好的統(tǒng)一，可以研究 DCT 和其他方法相結(jié)合，如和基于小波的方法或者基于內(nèi)容的壓縮 方法相結(jié)合，提高現(xiàn)有圖像的壓縮比。 DCT 需要的計算量很大，在以上各個標(biāo)準(zhǔn)的編、解碼過程， DCT 計算占據(jù)了大量的時間，因此，研究 DCT可以更好的實(shí)現(xiàn)現(xiàn)有標(biāo)準(zhǔn)； 硬件 (FPGA、 VLSI)實(shí)現(xiàn) DCT 時，面積、速度、精度三個參數(shù)相互制約，如果能找到一個算法結(jié)構(gòu)，在滿足應(yīng)用要求的大前提下，盡量減少所需的芯片面積，提高速度和精度。電子科技大學(xué)成都學(xué)院本科畢業(yè)設(shè)計 4 Mitsuo 等人的文章指出，在 MPEG2編碼過程中，以上 4部分占 據(jù)了 88%以上的計算量；而離散余弦變換 (DCT/IDCT)占據(jù)了大約全部計算量的 22%；這意味著對于 MPEG2 SPML的視頻流編碼過程，編碼器的運(yùn)算能力必須超過 。其在圖像壓縮領(lǐng)域，基于離散余弦變換 (DCT)的編碼方法是 JPEG 算法的核心內(nèi)容； MPEGx、 等標(biāo)準(zhǔn)均采用離散余弦變換作為圖像數(shù)據(jù)空間域壓縮的重要手段之一。并且，離散余弦變換是 不依賴于數(shù)據(jù)的，它的變換矩陣擁有很好的對稱性，便于通過軟、硬件高效的實(shí)現(xiàn)。通過離散余弦變換可以獲得很高的數(shù)據(jù)壓縮比，它可以將大量的信息濃縮到少數(shù)的變換系數(shù)中。 針對 AVS 之類的具有自主知識產(chǎn)權(quán)的標(biāo)準(zhǔn)，開發(fā)出能夠完成功能的，功耗低，體積小，高速和高實(shí)時性的音視頻處理系統(tǒng)芯片和 IP 核，為后續(xù)的開發(fā)和應(yīng)用打下堅實(shí)的基礎(chǔ)。 目前，基于整數(shù) DCT 變換的 和 AVS 芯片成為研究熱點(diǎn)，已有多家芯片廠商設(shè)計了應(yīng)用于高清晰度電視應(yīng)用的 或 AVS 編解碼器芯 片如 Sand Video 宣布制造了第 一個支持 視頻壓縮的解碼器芯片。據(jù)預(yù)測，數(shù)字音視頻產(chǎn)業(yè)將在 2020 年超過通信產(chǎn)業(yè)，在 2020年成為國民經(jīng)濟(jì)第一大產(chǎn)業(yè)。2020 年 2 月 22 日，國家標(biāo)準(zhǔn)化管理委員會頒布通知：《信息技 術(shù)先進(jìn)音視頻編碼》第二部分視頻于 2020 年 3月 1日起開始實(shí)施。 2020 年初（第 12 次全體會議）完成了第三部分（音頻）草案。 2020 年 12 月 29 日，全國信息技術(shù)標(biāo)準(zhǔn)化技術(shù)委員會組織評審并通過了 AVS標(biāo)準(zhǔn)視頻草案。 AVS標(biāo)準(zhǔn)是《信息技術(shù)先進(jìn)音視頻編碼》系列標(biāo)準(zhǔn)的簡稱，AVS 標(biāo)準(zhǔn)包括系統(tǒng)、視頻、音頻、數(shù)字版權(quán)管理等四個主要技術(shù)標(biāo)準(zhǔn)和一致性測試等支撐標(biāo)準(zhǔn)。 隨著市場對圖像傳輸需求的增加，如何適應(yīng)不同信道傳輸特性的問題也日益顯現(xiàn)出來。 第一章 緒論 3 從 1948 年提出電視信號可以數(shù)字化以來，圖像壓縮編碼技術(shù)已有