【正文】 5 5 5 6 8 8 9 9 3 3 8 8 6 5 6 8 5 5 5 5 5 5 5 5 10 10 10 12 7 7 9 9 6 8 5 5 5 5 5 5 3 5 03 3 5 6 7 9 河南機電高等?？茖W(xué)校課程設(shè)計論文 《 VHDL 硬件語言》課程設(shè)計論文 6 6 6 6 6 6 5 6 8 8 8 9 12 12 12 10 9 9 10 9 8 8 6 5 3 3 3 3 8 8 8 8 6 8 6 5 3 5 6 8 5 5 5 5 5 5 5 5 0 0 0 0 0 0 0 0 0 5 1 3 5 1 7 3 5 0 5 0 6 7 1 6 6 5 5 0 0 3 2 1 1 1 3 2 1 1 1 2 3 2 1 1 6 2 3 2 1 6 2 3 2 0 0 0 5 2 6 7 1 2 1 0 0 3 5 3 2 1 5 7 0 0 6 7 1 1 1 2 3 2 0 0 0 5 1 3 5 1 7 3 5 5 6 7 1 6 6 5 5 0 3 2 1 1 1 3 2 1 1 1 2 3 0 2 6 7 1 2 其中 WIDTH=4，表示數(shù)據(jù)輸出為寬為 4； DEPTH=256，表示共有 256 個 4位數(shù)據(jù)點 。 Address_radix = dec。 樂曲演奏 音符數(shù)據(jù)文件 (梁祝、月亮代表我的心 ) WIDTH = 4 。 END PROCESS。 END IF。 ELSE SpkS = 39。 THEN SpkS = 39。 IF Count2 = 39。139。 BEGIN IF FullSpkS39。 END PROCESS。 END IF。 FullSpkS = 39。139。 THEN IF Count11 = 167FF THEN Count11 := Tone 。EVENT AND PreCLK = 39。 GenSpkS : PROCESS(PreCLK, Tone) 11 位可預(yù)置計數(shù)器 VARIABLE Count11 : STD_LOGIC_VECTOR (10 DOWNTO 0)。 END IF。139。 ELSIF clk39。139。039。 BEGIN DivideCLK : PROCESS(clk) VARIABLE Count4 : STD_LOGIC_VECTOR (3 DOWNTO 0) 。聲音輸出 END。音調(diào)頻率信號 12MHZ Tone : IN STD_LOGIC_VECTOR (10 DOWNTO 0)。 USE 。 音符的頻率由數(shù)控分頻模塊 VHDL 程序如下： LIBRARY IEEE。 Fout 的輸出頻率將決定每一個音符的音調(diào)，這樣，分頻計數(shù)器的預(yù)置值 tone[10..0]與 Fout 的輸出頻率就有了對應(yīng)關(guān)系。此時從數(shù)控分頻器中出來的輸出信號是脈寬極窄的脈沖式信號，為了有利于驅(qū)動揚聲器，需另加一個 D 觸發(fā)器以均衡其占空比，這時的頻率就變?yōu)樵瓉淼?1/2，剛好就是相應(yīng)音符的頻率。這就是利用數(shù)控分頻器自動演奏音樂的原理。它計滿時所需要的計數(shù)初值可由下式來表示。該計數(shù)器的模為 2047，當(dāng)計數(shù)器記滿時，計數(shù)器產(chǎn)生一個溢出信號 FULL，此溢出信號就是用作發(fā)音的頻率信號。 音樂符數(shù)控 11 分頻電路模塊 (1) 音樂符數(shù)控 11 分頻電路模塊 (2) 音樂符數(shù)控 11 分頻電路模塊 RTL 電路圖 河南機電高等專科學(xué)校課程設(shè)計論文 《 VHDL 硬件語言》課程設(shè)計論文 (3) 音樂符數(shù)控 11 分頻 模塊 電路 VHDL 程序 設(shè)計 音符的頻率由數(shù)控分頻模塊獲得，這是一個數(shù)控分頻電路。 END PROCESS。 WHEN OTHERS = NULL。139。 CODE=0001。1668。 HIGH =39。 WHEN 1101 = Tone=11010000100 。139。 CODE=0101。1542。 HIGH =39。 h B WHEN 1010 = Tone=11000000110 。 h 1 A d d 11 1 39。 h 0 1 2 39。1480。 HIGH =39。 WHEN 1001 = Tone=10111001000 。139。 CODE=0001。1372。 HIGH =39。 WHEN 0111 = Tone=10101011100 。039。 CODE=0110。1197。 HIGH =39。 WHEN 0101 = Tone=10010101101 。039。 CODE=0011。 912。 HIGH =39。 WHEN 0010 = Tone=01110010000 。039。 CODE=0001。039。 CODE=0000。音樂符對應(yīng)分頻 11位 END。 HIGH : OUT STD_LOGIC。 ENTITY ToneTaba IS PORT ( Index : IN STD_LOGIC_VECTOR (3 DOWNTO 0) 。 分頻預(yù)置數(shù)模塊的 VHDL 設(shè)計程序如下： LIBRARY IEEE。輸向程序 [4]中 index[3..0]的值又由地址發(fā)生器模塊的輸出 toneindex[3..0]的輸出值和持續(xù)時間決定。 河南機電高等?？茖W(xué)校課程設(shè)計論文 《 VHDL 硬件語言》課程設(shè)計論文 在這個模塊的 VHDL 邏輯描述中設(shè)置了 四四拍 樂曲中全部音符所對應(yīng)的分頻預(yù)置數(shù)，共 13個，每一音符的停留時間由音樂節(jié)拍和地址發(fā)生器模塊的時鐘（ Clk）的輸入頻率 決定，在此為 4Hz。 音樂譜對應(yīng)分頻預(yù)制數(shù)查表電路模塊 (1) 音樂譜分頻預(yù)置數(shù)模塊 (2) 音樂譜對應(yīng)分頻預(yù)制數(shù)查表電路 VHDL 程序 設(shè)計 音樂譜分頻預(yù)置數(shù)模塊是樂曲簡譜碼對應(yīng)的分頻預(yù)置數(shù)查表電路。那么相應(yīng)隨著程序 [4]中的計數(shù)器按 4Hz的時鐘頻率作加法計數(shù)時，即隨地址遞增時，將從音符數(shù)據(jù) ROM 中將連續(xù)取出 4 個音符“ 3”通過 toneindex[3..0]端口輸向分頻預(yù)置數(shù)模塊。 在 地址發(fā)生器的 VHDL 設(shè)計 中， 這個 計數(shù)器的計數(shù)頻率選為 4Hz，即每一計數(shù)值的停留時間為 秒，恰為當(dāng)全音符設(shè)為 1秒，四四拍的 4分音符持續(xù)時間。 河南機電高等?？茖W(xué)校課程設(shè)計論文 《 VHDL 硬件語言》課程設(shè)計論文 T on eT ab ain s tI nd ex [ 3. . 0] C O D E [ 3. . 0]H I G HT on e[ 10 . . 0] (2) 地址發(fā)生器模塊 地址發(fā)生器模塊設(shè)置了一個 8 位二進制計數(shù)器 (計數(shù)最大值為 256)，作為音符數(shù)據(jù) ROM 的地址發(fā)生器。 u1 : MUSIC PORT MAP(address=Counter , q=ToneIndex,clock=clk)。 end if。)) THEN Counter =10010000。) and (sel=39。EVENT AND clk = 39。 end if。)) then Counter = 00000000。) and (Counter=256 or rst=39。EVENT AND clk = 39。 SIGNAL Counter : STD_LOGIC_VECTOR (7 DOWNTO 0)。 q : OUT STD_LOGIC_VECTOR (3 DOWNTO 0))。 ARCHITECTURE one OF NoteTabs IS COMPONENT music 音符數(shù)據(jù) ROM1 PORT( address : IN STD_LOGIC_VECTOR (7 DOWNTO 0)。復(fù)位鍵 ToneIndex : OUT STD_LOGIC_VECTOR (3 DOWNTO 0) )。音樂節(jié)拍時鐘 4HZ SEL : IN STD_LOGIC。 USE 。 音樂節(jié)拍和音調(diào)發(fā)生器模塊 (1) 音樂節(jié)拍和音調(diào)發(fā)生器模塊 RTL 電路圖 河南機電高等?？茖W(xué)校課程設(shè)計論文 《 VHDL 硬件語言》課程設(shè)計論文 (2) 音樂節(jié)拍和音調(diào)發(fā)生器模塊 VHDL 程序 設(shè)計 LIBRARY IEEE。 music 模塊存放樂曲中的音符數(shù)據(jù)，地址發(fā)生器模塊作為 music 模塊中所定制的音符數(shù)據(jù) ROM 的地址發(fā)生器，分頻預(yù)置數(shù)模塊提供分頻預(yù)置數(shù)即給數(shù) 控分頻模塊提供計數(shù)初值，十六進制模塊對 12MHz 的時鐘脈沖進行 16分頻，得到 750KHz 的頻率，給數(shù)控分頻模塊提供時鐘脈沖。 河南機電高等專科學(xué)校課程設(shè)計論文 《 VHDL 硬件語言》課程設(shè)計論文 N ot eT absins tc lkSELR STT oneI ndex [ 3. . 0]cl o cka d d r e ss [ 7 . . 0 ]q [ 3 . . 0 ]A [ 7 . . 0 ]B [ 7 . . 0 ]O U T [ 7 . . 0 ]A D D E RD QP R EE N AC L RSELD A T A AD A T A BO U T 0M U X 2 1SELD A T A AD A T