【正文】 z、1000hz為單位，其功能正確無誤后生成可調(diào)用的元件圖如下：圖318 分頻電路的電路符號 譯碼模塊設(shè)計譯碼模塊是對計數(shù)出的數(shù)進行譯碼顯示出來，該部分由寄存器、動態(tài)掃描電路和譯碼驅(qū)動電路組成。編譯成功后進行仿真，其仿真波形如圖314：圖314四選一數(shù)據(jù)選擇器仿真波形其仿真波形真確無誤后生成元件符號圖如下圖所示。 end process。when others=null。when10= y=c3。case x iswhen00= y=c1。beginprocess(a,b)beginx=bamp。end si_xuan_1。entity si_xuan_1 isport(a,b,c1,c2,c3,c4:in std_logic。use 。圖313 控制信號發(fā)生器的電路符號 分頻模塊的設(shè)計當(dāng)被測頻率超出量程時，設(shè)計分頻模塊對被測頻率進行分頻衰減，單位上升，從而擴大測量頻率的范圍。不失一般性，控制信號發(fā)生器用74161構(gòu)成4分頻計數(shù)器，用一個與非門，一個或非門和一個異或門實現(xiàn)3種譯碼狀態(tài)，與閘門模塊按圖311連接。圖310 門閘信號高電平為1S的電路符號3．2．2控制信號發(fā)生器模塊該模塊主要根據(jù)輸入高電平的1S閘門信號，產(chǎn)生計數(shù)允許信號EN，該信號的高電平的持續(xù)時間即計數(shù)允許時間，與輸入的門閘控制時鐘脈沖周期相同；產(chǎn)生清零信號RST，在計數(shù)使能前對計數(shù)器先清零；產(chǎn)生存儲信號LOAD，在計數(shù)結(jié)束后，利用上升沿把最新的頻率測量值保存在顯示寄存器中。編譯成功后生成如圖37所示電路符號：圖37 D觸發(fā)器的電路符號將生成的75進制計數(shù)器、11進制計數(shù)器、10進制計數(shù)器和非門按下圖連接來得到1S高電平門閘信號。q=q1。end if。139。begin process(clk)begin if clk39。end reg_2。entity reg_2 isport(clk,d:in std_logic。編譯成功后生成元件如圖36所示：圖36 11進制計數(shù)器（3）D觸發(fā)器的設(shè)計其程序如下：library ieee。end process。end if。else cout=39。if cqi=10 then cout=39。end if。)。else cqi:=(others=39。139。139。elsif clk39。039。139。architecture behav of jishu11 isbeginprocess(clk,rst,en)variable cqi:std_logic_vector(3 downto 0)。cout:out std_logic)。entity jishu11 isport(clk,rst,en:in std_logic。use 。end behav。cq=cqi。039。139。end if。end if。039。 thenif cqi74 then cqi:=cqi+1。 thenif en=39。event and clk=39。)。 then cqi:=(others=39。beginif rst=39。end jishu75。cq:out std_logic_vector(7 downto 0)。use 。（1）75進制計數(shù)器的程序如下：library ieee。該頻率計電路的精度取決于閘門信號T。圖34 4位十進制計數(shù)器電路符號 控制模塊設(shè)計3．2．1閘門信號的設(shè)計頻率計電路工作時先要產(chǎn)生一個計數(shù)允許信號（即閘門信號），閘門信號的寬度為單位時間，如1S。圖32 4位十進制計數(shù)器的頂層原理圖完成4位十進制計數(shù)器的原理圖編輯以后，即可進行仿真測試和波形分析，其仿真輸出波形如圖所示，當(dāng)RST=0、EN=1是其計數(shù)值在0到9999之間循環(huán)變化，COUT為計數(shù)進位輸出信號，作為后面的量程自動切換模塊的輸入脈沖。編譯成功后進行仿真，其仿真波形如圖31所示：圖31十進制計數(shù)器仿真波形圖在項目編譯仿真成功后，用于電路的頂層設(shè)計。end behav。cq=cqi。039。139。end if。end if。039。 thenif cqi9 then cqi:=cqi+1。 thenif en=39。event and clk=39。)。 then cqi:=(others=39。beginif rst=39。end jishu10。cq:out std_logic_vector(3 downto 0)。use 。(1)十進制計數(shù)器元件的設(shè)計十進制計數(shù)器的程序如下：library ieee。（2）頻率計測量周期的原理圖頻率計測量周期的原理圖如圖22所示：脈沖形成模塊計數(shù)模塊譯碼模塊控制模塊分頻模塊量程切換模塊被測信號鎖存清零使能基準信號圖22 頻率計測量周期的原理圖 4位十進制計數(shù)器模塊4位十進制計數(shù)器模塊包含4個級聯(lián)十進制計數(shù)器，用來對施加到時鐘脈沖輸入端的待測信號產(chǎn)生的脈沖進行計數(shù)，十進制計數(shù)器具有集束使能、清零控制和進位擴展輸出的功能。 頻率計測量頻率的設(shè)計原理（1）頻率計測量頻率的原理頻率計測量頻率需要設(shè)計整形電路使被測周期性信號整形成脈沖，然后設(shè)計計數(shù)器對整形后的脈沖在單位時間內(nèi)重復(fù)變化的次數(shù)進行計數(shù)，計數(shù)器計出的數(shù)字經(jīng)鎖存器鎖存后送往譯碼驅(qū)動顯示電路用數(shù)碼管將數(shù)字顯示出來，需要設(shè)計控制電路產(chǎn)生允許計數(shù)的門閘信號、計數(shù)器的清零信號和鎖存器的鎖存信號使電路正常工作，再設(shè)計一個量程自動轉(zhuǎn)換電路使測量范圍更廣。在不更改硬件電路的基礎(chǔ)上，對系統(tǒng)進行各種改進還可以進一步提高系統(tǒng)的性能。結(jié)合模擬手段，可以從一’開始就掌握所實現(xiàn)系統(tǒng)的性能狀況，結(jié)合應(yīng)用領(lǐng)域的具體要求，在此時就調(diào)整設(shè)計方案，進行性能優(yōu)化或折衷取舍。、譯碼模塊、分頻模塊、控制模塊、量程自動切換模塊的程序設(shè)計，再根據(jù)頻率計數(shù)計的功能要求，實現(xiàn)要求完成整個系統(tǒng)電路的原理圖方法實現(xiàn)用EDA技術(shù)設(shè)計頻率計大大的簡化了電路拍構(gòu)的復(fù)雜性，又能提高電路的稱定性，可通過修改程序來達到改變量程的目的。技術(shù)性能指標：1）能夠測量正弦波、三角波、鋸齒波、矩形波等周期性信號的頻率；2）能直接用十進制數(shù)字顯示測得的頻率；3）頻率測量范圍：1HZ~10KHZ切量程能自動切換；4）~5V，要求一起自動適應(yīng)；