【正文】 第三章任意波形產(chǎn)生器的設(shè)計(jì)信號(hào)發(fā)生器又稱信號(hào)源或振蕩器，在生產(chǎn)實(shí)踐和科技領(lǐng)域中有著廣泛地應(yīng)用。? Kk為分頻模塊，與k步長(zhǎng)調(diào)整波形輸出的頻率。任意波形發(fā)生器的另一重要應(yīng)用領(lǐng)域是低頻，例如心電圖、汽車點(diǎn)火、防撞氣囊、醫(yī)療儀器等。任意波形發(fā)生器首先要趕上數(shù)字存儲(chǔ)示波器，然后再往前發(fā)展，因?yàn)樵陔娐窐?gòu)成方面，任意波形發(fā)生器的核心部件是高速數(shù)/模轉(zhuǎn)換器，它的工藝潛力還很大，顯然缺少的是市場(chǎng)需求。任意波形發(fā)生器的發(fā)展趨勢(shì)是更高取樣率，更高分辨率和更大存儲(chǔ)量，目前實(shí)時(shí)帶寬超過(guò)1GHz的產(chǎn)品比較少，而且分辨率只有8位，不能滿足快速發(fā)展的移動(dòng)通信和高速網(wǎng)絡(luò)的測(cè)量要求。產(chǎn)生滿足需要的不用頻率和幅度的波形。使用宏功能模塊存儲(chǔ)波形。采用EDA技術(shù)利用MAX+PLUSII軟件平臺(tái),設(shè)計(jì)的多功能波形發(fā)生器系統(tǒng),大大簡(jiǎn)化其結(jié)構(gòu),降低成本,提高了系統(tǒng)的可靠性和靈活性。需要注意的是，印刷電路板本身的物理特性也會(huì)影響電路的邏輯關(guān)系。6．系統(tǒng)的物理實(shí)現(xiàn)物理實(shí)現(xiàn)是指用實(shí)際的器件實(shí)現(xiàn)數(shù)字系統(tǒng)的設(shè)計(jì)，用儀表測(cè)量設(shè)計(jì)的電路是否符合設(shè)計(jì)要求。目前，數(shù)字電路設(shè)計(jì)的EDA軟件都具有仿真功能，先通過(guò)系統(tǒng)仿真，當(dāng)系統(tǒng)仿真結(jié)果正確后再進(jìn)行實(shí)際電路的測(cè)試。當(dāng)電路設(shè)計(jì)完成后必須驗(yàn)證設(shè)計(jì)是否正確。電路級(jí)設(shè)計(jì)的結(jié)果常采用兩種方式來(lái)表達(dá)：電路圖方式和硬件描述語(yǔ)言方式。對(duì)系統(tǒng)的邏輯描述可先采用較粗略的邏輯流程圖，再將邏輯流程圖逐步細(xì)化為詳細(xì)邏輯流程圖，最后將詳細(xì)邏輯流程圖表示成與硬件有對(duì)應(yīng)關(guān)系的形式，為下一步的電路級(jí)設(shè)計(jì)提供依據(jù)。劃分后的各個(gè)部分應(yīng)邏輯功能清楚，規(guī)模大小合適，便于進(jìn)行電路級(jí)的設(shè)計(jì)4．系統(tǒng)(或模塊)邏輯描述當(dāng)系統(tǒng)中各個(gè)子系統(tǒng)(指最低層子系統(tǒng))和模塊的邏輯功能和結(jié)構(gòu)確定后，則需采用比較規(guī)范的形式來(lái)描述系統(tǒng)的邏輯功能。3．建立系統(tǒng)及子系統(tǒng)模型當(dāng)算法明確后，應(yīng)根據(jù)算法構(gòu)造系統(tǒng)的硬件框架(也稱為系統(tǒng)框圖)，將系統(tǒng)劃分為若干個(gè)部分，各部分分別承擔(dān)算法中不同的邏輯操作功能。數(shù)字系統(tǒng)的算法是邏輯設(shè)計(jì)的基礎(chǔ)，算法不同，則系統(tǒng)的結(jié)構(gòu)也不同，算法的合理與否直接影響系統(tǒng)結(jié)構(gòu)的合理性。2．確定邏輯算法實(shí)現(xiàn)系統(tǒng)邏輯運(yùn)算的方法稱為邏輯算法，也簡(jiǎn)稱為算法。當(dāng)系統(tǒng)較大或邏輯關(guān)系較復(fù)雜時(shí)，系統(tǒng)任務(wù)(邏輯要求)邏輯的表述和理解都不是一件容易的工作。 數(shù)字系統(tǒng)的設(shè)計(jì)步驟1．系統(tǒng)任務(wù)分析數(shù)字系統(tǒng)設(shè)計(jì)中的第一步是明確系統(tǒng)的任務(wù)。它用來(lái)幫助設(shè)計(jì)者有層次地理解和處理問(wèn)題，進(jìn)而獲得清晰、完整正確的電路圖。應(yīng)當(dāng)根據(jù)數(shù)字系統(tǒng)功能及數(shù)據(jù)處理子系統(tǒng)的需求設(shè)計(jì)控制子系統(tǒng)?？刂谱酉到y(tǒng)由組合邏輯電路和觸發(fā)器組成，與數(shù)據(jù)處理子系統(tǒng)共用時(shí)鐘。應(yīng)當(dāng)根據(jù)數(shù)字系統(tǒng)實(shí)現(xiàn)的功能或算法設(shè)計(jì)數(shù)據(jù)處理子系統(tǒng)。數(shù)據(jù)處理子系統(tǒng)與外界進(jìn)行數(shù)據(jù)交換，在控制子系統(tǒng)(或稱控制器)發(fā)出的控制信號(hào)作用下，數(shù)據(jù)處理子系統(tǒng)將進(jìn)行數(shù)據(jù)的存儲(chǔ)和運(yùn)算等操作。這種模型根據(jù)數(shù)字系統(tǒng)的定義，將整個(gè)系統(tǒng)劃分為兩個(gè)模塊或兩個(gè)子系統(tǒng)：數(shù)據(jù)處理子系統(tǒng)和控制子系統(tǒng)，如圖5 所示 數(shù)據(jù)處理子系統(tǒng)主要完成數(shù)據(jù)的采集、存儲(chǔ)、運(yùn)算和傳輸。用于描述數(shù)字系統(tǒng)的模型有多種，各種模型描述數(shù)字系統(tǒng)的側(cè)重點(diǎn)不同。3) 將處理的結(jié)果一我們可以理解的方式返回給現(xiàn)實(shí)世界。因此，數(shù)字系統(tǒng)必須實(shí)現(xiàn)如下功能：1) 將現(xiàn)實(shí)世界的信息轉(zhuǎn)換成數(shù)字網(wǎng)絡(luò)可以理解的二進(jìn)制“語(yǔ)言”?？梢院?jiǎn)單地將數(shù)字系統(tǒng)定義為僅用數(shù)字來(lái)“處理”信息以實(shí)現(xiàn)計(jì)算和操作的電子系統(tǒng)。大多數(shù)系統(tǒng)芯片都經(jīng)過(guò)功能調(diào)整，使之專門適合指定的用途。它還含有其他功能塊，如靜態(tài)RAM、ROM、EPROM、閃存或動(dòng)態(tài)RAM以及通用或?qū)Ｓ肐/O功能塊。從芯片的功能和規(guī)模來(lái)將，一個(gè)芯片就是一個(gè)完整的數(shù)字電子系統(tǒng)，也稱之為系統(tǒng)芯片。凡是有控制器，且能 按照一定程序進(jìn)行數(shù)據(jù)處理的系統(tǒng)，不論其規(guī)模大小，均稱之為數(shù)字系統(tǒng)：否則，只能是功能部件或是數(shù)字系統(tǒng)中的子系統(tǒng)。 由圖4 可知，控制器接收外輸入和處理器的各個(gè)子系統(tǒng)的反饋輸人，然后綜合為各種控制信號(hào)，分別控制各個(gè)子系統(tǒng)在定時(shí)信號(hào)到來(lái)時(shí)完成某種操作，并向外輸出控制信號(hào)。?輸入接口電路：為系統(tǒng)的輸入信號(hào)提供預(yù)處理功能。該部分的輸入信號(hào)：控制部分的外部輸入信號(hào)，作為控制部分的參數(shù)或控制；輸出信號(hào)：由控制部分產(chǎn)生的送到外部的控制信號(hào)；反饋信號(hào)：由執(zhí)行部分產(chǎn)生，反映執(zhí)行部分狀態(tài)的信號(hào)；輸入數(shù)據(jù)：送到數(shù)字系統(tǒng)的待處理數(shù)據(jù)；輸出數(shù)據(jù)：由數(shù)字系統(tǒng)處理過(guò)的輸出到外部的數(shù)據(jù)。同時(shí)，還要將自身的狀態(tài)反饋給摔制部分。?數(shù)據(jù)處理器部分：由組合電路和時(shí)序電路組成。它由記錄當(dāng)前邏輯狀態(tài)的時(shí)序電路和進(jìn)行邏輯運(yùn)算的組合電路組成。數(shù)字系統(tǒng)結(jié)構(gòu)框圖如圖4所示。例如鍵盤、打印機(jī)接口即是系統(tǒng)接口；數(shù)據(jù)處理器的邏輯功能可分解為若干個(gè)子處理單元，通常稱為子系統(tǒng)，例如譯碼器、運(yùn)算器等都可作為一個(gè)子系統(tǒng)；控制器接收外部輸入信號(hào)，以及數(shù)據(jù)處理器反饋的信號(hào)，管理各個(gè)子系統(tǒng)的局部及整個(gè)系統(tǒng)按規(guī)定順序工作。數(shù)字系統(tǒng)設(shè)計(jì)模型及基本步驟數(shù)字系統(tǒng)是指由若干數(shù)字電路和邏輯部件構(gòu)成的能夠處理或傳送、存儲(chǔ)數(shù)字信息的設(shè)備數(shù)字系統(tǒng)通?？梢苑譃槿齻€(gè)部分，即系統(tǒng)接口、數(shù)據(jù)處理器和控制器。 如果是大批量產(chǎn)品開(kāi)發(fā)，通過(guò)更換相應(yīng)的廠家綜合庫(kù)，可以很容易轉(zhuǎn)由ASIC形式實(shí)現(xiàn)。如果仿真結(jié)果達(dá)不到設(shè)計(jì)要求，就 需要修改VHDL源代碼或選擇不同速度品質(zhì)的器件，直至滿足設(shè)計(jì)要求。適配完成后，產(chǎn)生多項(xiàng)設(shè)計(jì)結(jié)果：①適配報(bào)告，包 括芯片內(nèi)部資源利用情況，設(shè)計(jì)的布爾方程描述情況等；②適配后的仿真模型；③器件編程文件。一般設(shè)計(jì)，這一仿真步驟也可略去。 綜合優(yōu)化是針對(duì)ASIC芯片供應(yīng)商的某一產(chǎn)品系列進(jìn)行的，所以綜合的過(guò)程要在相應(yīng)的 廠家綜合庫(kù)支持下才能完成。對(duì)于大型設(shè)計(jì)，還要進(jìn)行代碼級(jí)的功能仿 真，主要是檢驗(yàn)系統(tǒng)功能設(shè)計(jì)的正確性，因?yàn)閷?duì)于大型設(shè)計(jì)，綜合、適配要花費(fèi)數(shù)小時(shí)，在綜合前 對(duì)源代碼仿真，就可以大大減少設(shè)計(jì)重復(fù)的次數(shù)和時(shí)間，一般情況下，可略去這一仿真步驟。此外，還可以采用圖形輸入 方式（框圖，狀態(tài)圖等），這種輸入方式具有直觀、容易理解的優(yōu)點(diǎn)。 高層次設(shè)計(jì)步驟如下：第一步： 按照自頂向下的設(shè)計(jì)方法進(jìn)行系統(tǒng)劃分。具體的設(shè)計(jì)流程見(jiàn)圖3。這樣，新的概念得以迅速有效的成為產(chǎn)品，大大縮短了產(chǎn)品的研制周 期。 進(jìn)入90年代以來(lái)，電子信息類產(chǎn)品的開(kāi)