【正文】 Bit1Bit001南紅南黃南綠北紅北黃北綠兩個寄存器的地址均映射到5509DSP的擴(kuò)展空間，CLRLR地址為0x602803，DSP通過該地址的寫操作來修改兩個寄存器上各位的狀態(tài)，當(dāng)寄存器某位取值“1”時，相應(yīng)指示燈被點亮，取“0”值時則熄滅。1)。 i!= 1 。 for(i=*clkmdamp。i10。 *clkmd|=0x10。= ~0x0f80。 *clkmd |= 0x20。 *clkmd amp。= ~0xc。 // iob=1。 // iai=0。 *clkmd amp。i=*clkmdamp。1。 //pll enable = 0。 *clkmd amp。 = (freq *2)/ 。 clkmd=(unsigned int *)0x1c00。 DSPCLK dspclk。 BYPASS DIV=00 輸出時鐘的頻率為輸入的頻率1/4， 即為四分頻。1. 旁路模式（BYPASS）如果PLL ENABLE=0,PLL工作于旁路模式，PLL對輸入時鐘信號進(jìn)行分頻，分頻值由BYPASS DIV 確定： BYPASS DIV=00 輸出時鐘的頻率與輸入的頻率相同，即為一分頻。03165PLL DIV03鎖定模式下的分頻值。3．方便的應(yīng)用程序調(diào)試特性。CCS集成開發(fā)環(huán)境的主要特征有：1．強(qiáng)大的源代碼編輯器：CCS允許編輯C語言源代碼和匯編語言源代碼，能在C代碼之后顯示與之對應(yīng)的匯編指令。CCS可以進(jìn)行DSP/BIOS設(shè)置，這樣就可以設(shè)置全局運行參數(shù)，并可以作為可視化編輯器，創(chuàng)建和設(shè)置目標(biāo)程序DSP/BIOS API所調(diào)用的運行對性屬性，包括硬件中斷、軟件中斷、文件流、I/O通道和事件日志等；CCS可以進(jìn)行硬件仿真和實時數(shù)據(jù)交換，控制程序運行并監(jiān)控程序活動，其中實時數(shù)據(jù)交換(RTDX)功能使主機(jī)與DSP目標(biāo)系統(tǒng)之間能進(jìn)行雙向?qū)崟r通信，它在目標(biāo)DSP系統(tǒng)上運行一個小的RTDX軟件庫，而用戶的應(yīng)用程序在主機(jī)中運行，它調(diào)用RTDX軟件庫的API 函數(shù)，從而能夠在目標(biāo)DSP系統(tǒng)和主機(jī)之間接受和發(fā)送數(shù)據(jù)，RTDX軟件庫使用DSP芯片內(nèi)部的仿真硬件模塊，通過增強(qiáng)的JTAG接口與主機(jī)通信，數(shù)據(jù)的傳輸是實時的，不影響目標(biāo)DSP系統(tǒng)的程序運行。CCS(Code Composer Studio)代碼調(diào)試器是一種針對標(biāo)準(zhǔn)TMS320 調(diào)試接口的集成開發(fā)環(huán)境IDE(Integrated Development Environment )，由 TI公司推出，包含源代碼編輯工具、代碼調(diào)試工具、可執(zhí)行代碼生成工具和實時分析工具，并支持設(shè)計和開發(fā)的整個流程。代碼生成工具的作用是將C語言、匯編語言或兩者的混合語言編寫的DSP 源代碼程序編譯、匯編并鏈接成可執(zhí)行的DSP代碼，它包括C編譯器、匯編器和鏈接器。DSP與CPLD之間的連接圖如圖38所示： 本章小結(jié)本章主要討論了基于DSP的交通等控制系統(tǒng)的硬件設(shè)計，對幾個主要部分的硬件電路，包括TMS320VC540XC95144和它們之間的接口電路以及DSP硬件系統(tǒng)的基本設(shè)計，包括電源電路、復(fù)位電路、時鐘電路及JTAG接口電路等都進(jìn)行了詳細(xì)的設(shè)計和分析。它于這些電路的連接如圖37所示：其中MAX232實現(xiàn)電平邏輯轉(zhuǎn)換后通過8250升級串口（該串口受CPLD的控制）將數(shù)據(jù)送入總線驅(qū)動器中，之后由總線驅(qū)動器將數(shù)據(jù)轉(zhuǎn)入到DSP芯片中。按照邏輯關(guān)系，編寫出邏輯控制方程，通過JTAG接口的在線動態(tài)可編程用專用電纜下載后，即可實現(xiàn)邏輯控制。通過對系統(tǒng)所需的邏輯控制信號數(shù)目的分析，調(diào)試硬件時更改邏輯控制信號。DSP（TMS320VC5509）的外圍電路連線如圖36所示： CPLD及相關(guān)電路設(shè)計本文設(shè)計所選用的CPLD是Xilinx公司的XC95144芯片，它有144個宏單元，3200個可用邏輯門，100個輸入輸出引腳(81個可用I／O引腳)。 JTAG電路設(shè)計JTAG接口是DSP的調(diào)試接口，用戶可以利用JTAG接口完成程序的下載、調(diào)試和調(diào)試信息輸出，通過該接口可以查看DSP的存儲器、寄存器等的內(nèi)容，如果DSP連接了非易失存儲器，如Flash存儲器，還可以通過JTAG接口[4]完成芯片的燒錄。傳統(tǒng)方式采用的2分頻或4分頻，勢必要求時鐘頻率很高，在這里采用了更加靈活的可編程鎖相環(huán)(PLL)，在此模式下輸出時鐘頻率可以由以下公式確定：輸出頻率/輸入頻率=PLL MULT/(PLL DIV+1)PLL具有倍頻和分頻的功能，其輸出信號的頻率是輸入信號的頻率乘上一個倍數(shù)，正是PLL[1]把外部基準(zhǔn)頻率變成多種頻率提供給不同的具體系統(tǒng)，以滿足各種應(yīng)用的需要。后一種方法中外部時鐘源可以采用頻率穩(wěn)定的晶體振蕩器，使用方便，價格便宜，但是設(shè)計較為繁瑣，而且本設(shè)計采用前一種方法完全可以很好的實現(xiàn)功能，并且設(shè)計簡單。對應(yīng)的電路連線如圖33所示：圖 33 電源電路 時鐘電路設(shè)計為DSP芯片提供的時鐘一般有兩種方法：一種是利用DSP芯片內(nèi)部的晶振器構(gòu)成時鐘電路，即在DSP芯片的X1和X2/CLKIN引腳之間接入一個晶體，用于啟動內(nèi)部振蕩器。 電源電路設(shè)計C55x芯片電源包括內(nèi)核電源和外部接口電源，內(nèi)核則根據(jù)型號不同而采用不同的電壓。下面給出采用MAX708S[4]構(gòu)建的DSP復(fù)位電路，該復(fù)位電路可以提供低輸入電壓保護(hù)、復(fù)位時間延遲和手工復(fù)位等功能。 硬件各模塊的具體設(shè)計 復(fù)位電路設(shè)計在系統(tǒng)上電過程中，如果電源電壓還沒有穩(wěn)定，這時DSP進(jìn)入工作狀態(tài)可能造成不可預(yù)知的后果，甚至引起硬件損壞，解決這個問題的方法是DSP在上電過程中保持復(fù)位狀態(tài)，因此有必要在系統(tǒng)中加入上電復(fù)位電路。6．輸出燈模塊以發(fā)光二極管代替信號燈，模擬信號燈的狀態(tài)輸出。4．儲存器模塊為能記憶配置信息，這里采用了EPROMAM29LV800。波特率設(shè)定為9600bps，無奇偶校驗位，數(shù)據(jù)位為8位。 硬件組成硬件結(jié)構(gòu)圖如圖31所示,從圖可以看出,系統(tǒng)主要由以下幾個部份組成：開關(guān)電源電源和復(fù)位模塊TPS73HD301MAX708SCUA中央處理器DSP：TMS320VC5509CPLD：XC95144鍵盤及陣列顯示器模塊存儲器模塊為能記憶配置信息，采用非易失EPROM：AM29LV800時鐘模塊由內(nèi)部時鐘提供基準(zhǔn)時間PC機(jī)通訊模塊RS232接口輸出燈模塊CPLD輸出，接入交通燈 圖 31 硬件結(jié)構(gòu)圖1．電源和復(fù)位模塊為整個信號控制器提供電源，并且在系統(tǒng)出現(xiàn)異常時進(jìn)行復(fù)位，對系統(tǒng)起到保護(hù)作用。主要從系統(tǒng)的總體出發(fā)，分別介紹了系統(tǒng)總體設(shè)計方案、硬件設(shè)計方案和軟件設(shè)計，更細(xì)致的問題，諸如與DSP相關(guān)部分的設(shè)計將在以下章節(jié)中逐一進(jìn)行討論。由于DSP的速度較快，所以存儲器的讀寫時序由CPLD配合DSP完成。本設(shè)計提供了鍵盤和陣列顯示電路作為人機(jī)接口。所以采用MAX3232作為電平轉(zhuǎn)換芯片。主要負(fù)責(zé)各種時序轉(zhuǎn)換和片選譯碼。另一種方法是使用外部時鐘源的時鐘信號，即將外部時鐘源加到DSP芯片的X2/CLKIN引腳，而X1引腳懸空。PCMAX232CPLD(XC95144)DSPTMS320VC5509鍵盤電路存儲器信號燈電路和陣列顯示電路時鐘電路圖 23 硬件結(jié)構(gòu)框圖1．核心處理器DSP本系統(tǒng)以TMS320VC5509作為核心處理器，它負(fù)責(zé)控制、管理整個信號控制器的運行，根據(jù)當(dāng)前時間及時段設(shè)置方案確定當(dāng)前的狀態(tài)方案或處理方案，從而控制路口的交通燈按照先前配要求指示路口的放行狀況。這樣，只要根據(jù)當(dāng)前計數(shù)值就可以確定當(dāng)前的狀態(tài)，根據(jù)此狀態(tài)給出等組的狀態(tài)以及顯示時間，并可做相應(yīng)的處理，對于計數(shù)顯示，當(dāng)處于狀態(tài)*中時需要進(jìn)行倒計時，需要計算在此裝態(tài)中的計數(shù)值增量，根據(jù)增量判斷是否更新計數(shù)顯示。對于突發(fā)情況，可以采用在正常順序中插入特殊控制序列方法來實現(xiàn)。8. 南北方向紅燈亮， 東兩方向紅燈亮。6. 南北方向紅燈亮， 東西方向綠燈閃爍。4. 南北方向紅燈亮， 東西方向黃燈亮。2. 南北方向綠燈閃爍， 東西方向紅燈亮。是不會出現(xiàn)東西南北都是綠色的等的。所以共形成下列6組。6．交通燈控制系統(tǒng)自動變換與手動給出緊急信號。4．紅黃過渡[9]：由紅燈變?yōu)榫G燈時的燈態(tài)(A：常態(tài)，B：紅黃同亮)。2．激活燈態(tài)設(shè)置：開機(jī)后信號控制器立即執(zhí)行的燈色狀態(tài)(狀態(tài)：全紅，時間范圍:5~20秒)。上面的術(shù)語[10]及解釋只是對于本文的設(shè)計所列，以方便描述，對于本論文所描述的信號燈控制系統(tǒng)，路口配時信息的來源，依靠在路口處的交警根據(jù)是否有重要車輛或突發(fā)情況來定。全紅狀態(tài)：所有信號燈的燈色均顯示為紅色的信號狀態(tài)（初始或復(fù)位后如此，也用于在緊急處理完成時短暫過度）。在緊急情況處理完畢后再回到正常順序。2．正常變換到四面紅燈(20秒)。8．返回“1”循環(huán)控制。6．東西方向綠燈閃爍。4．南北方向紅燈，東西方向黃燈。2．南北方向綠燈閃爍。由于東西和南北分別是對稱的，所以在設(shè)計時只需考慮西路口和北路口情況，在正常情況下路口燈的變化將按照下列順序進(jìn)行正常的變換。它的運行狀態(tài)如下：由于東西和南北分別是對稱的，所以這里只給出西路口和南路口情況，在正常情況下路口燈的變化將按照下列順序。為使信號控制器可脫離上位機(jī)單獨運行，下位機(jī)提供鍵盤和顯示屏作為人機(jī)接口設(shè)備，方便現(xiàn)場信息的設(shè)定和修改。第3章 交通燈控制系統(tǒng)的總體設(shè)計從結(jié)構(gòu)上講，交通信號控制器包括上位機(jī)設(shè)計和下位機(jī)設(shè)計兩部分。在該系統(tǒng)中利用定時器中斷來控制交通燈的亮滅以及間隔時間，同時利用了鍵盤中斷來進(jìn)行模擬突發(fā)事件發(fā)生時的控制。片內(nèi)存儲空間128*16Bit；大容量SDRAM設(shè)計：4M*16Bit；2路10bit片上A/D接口；8M bit擴(kuò)展FLASH,存儲大量固化程序和數(shù)據(jù)；設(shè)計有用戶可以測試指示燈；DSP擴(kuò)展總線，包括數(shù)據(jù)、地址、I/O控制；控制；4組標(biāo)準(zhǔn)擴(kuò)展連接器，為用戶進(jìn)行二次開發(fā)提供條件；，該電路僅用于測試和仿真；+5v電源輸入，內(nèi)部+、+；高保真語音接口設(shè)計，雙路語音采集，每路48K／s；；4層板設(shè)計工藝，穩(wěn)定可靠。該片上的資源有 16Mbit flash 、196k*16bit SRAM 、2500gate CPLD 模版上留有JTAG插口， 用戶可以通過仿真器和CCS下載程序進(jìn)行試驗。TI公司還為用戶提供了硬件平臺，有各種類型的硬件仿真器，可對系統(tǒng)進(jìn)行實時軟硬件調(diào)試和硬件仿真。TMS320VC5509的接口能方便地進(jìn)行外圍電路的設(shè)計，當(dāng)使用低速的片外存儲器時，可以自動插入等待周期，以解決速度的匹配。TMS320VC5509片上外設(shè)也很豐富，有一個看門狗定時器、2個20位的定時器、6通道直接存儲器存取控制器（DMA）、外部存儲器接口（EMIF）等，可以滿足該系統(tǒng)數(shù)據(jù)傳輸?shù)囊蟆?．運算速度：TMS320VC5509的指令速度可以達(dá)到200MIPS，完全可以實現(xiàn)實時處理的要求。應(yīng)從芯片的運算速度、片上資源、功耗、開發(fā)工具以及價格封裝等方面來考慮。 本系統(tǒng)所用DSP介紹 DSP芯片選擇原因該系統(tǒng)選用DSP設(shè)計方案。在本圖像處理系統(tǒng)中，需要用到處理速度非?？斓腄SP芯片。芯片價格是DSP應(yīng)用產(chǎn)品民用化的重要決定因素。用戶需要參考廠家推薦DSP芯片典型應(yīng)用來考慮此項要求。通過對算法程序和應(yīng)用目標(biāo)的仔細(xì)分析可以大致判定對DSP芯片片內(nèi)資源的要求。所以運算精度要求是個折中問題，需要在算法確定階段予以認(rèn)真考慮。累加器都為40位。一般地浮點DSP精度高于定點DSP，但耗電量和價格也比定點DSP貴。則兩個參數(shù)分別對應(yīng)于定點DSP和浮點DSP芯片。FFT是典型的數(shù)字信號處理算法，它可以作為綜合衡量DSP運算能力的一個指標(biāo)。大多數(shù)DSP芯片可以在一個指令周期內(nèi)完成一次MAC運算。如果DSP芯片平均在一個時鐘周期內(nèi)可以完成一條指令，則其指令周期等于DSP主頻的倒數(shù)。由此估算出所需DSP運算速度地下限。一般來說，選擇DSP芯片時應(yīng)考慮到如下諸多因素：1．運算速度?？偟膩碚f，DSP芯片的選擇應(yīng)根據(jù)實際的應(yīng)用系統(tǒng)需要而確定。 DSP芯片的選擇標(biāo)準(zhǔn)設(shè)計DSP應(yīng)用系統(tǒng)，選擇DSP芯片是非常重要的一個環(huán)節(jié)。4．集成和系統(tǒng)測試階段。軟件調(diào)試一般借助DSP開發(fā)上具有如軟件模擬器、DSP開發(fā)系統(tǒng)或仿真器等進(jìn)行。3．硬件和軟件調(diào)試階段。軟件設(shè)計主要根據(jù)系統(tǒng)要求和所選的DSP芯片編寫相應(yīng)的DSP匯編軟件。此階段包括硬件設(shè)計和軟件設(shè)計兩個方面。2．選擇DSP芯片。例如，為實現(xiàn)針對移動通信的視頻顯示，需要在給定的實現(xiàn)目標(biāo)上作算法選擇、模擬和實現(xiàn)。首先應(yīng)根據(jù)系統(tǒng)要求進(jìn)行算法仿真和高級語言模擬實現(xiàn)。 DSP系統(tǒng)的設(shè)計流程使用DSP進(jìn)行系統(tǒng)設(shè)計的一般流程如圖23所示，包括硬件設(shè)計流程和軟件開發(fā)步驟。C54XDSP處理器支持“循環(huán)尋址”，這種尋址模式允許處理器訪問一塊連續(xù)存放的數(shù)據(jù)，然后再自動回到塊的開始，這正是FIR濾波中訪問系數(shù)的模式。例如，對FIR濾波器中的每次采樣，濾波系數(shù)的訪問是從頭到尾連續(xù)的，然后當(dāng)處理下一次采樣的時候，再從系數(shù)矢量的開始進(jìn)行訪問。而在C54X DSP上，利用如下兩條指令就可以向外設(shè)口(PA)輸出整序后的FFT變換結(jié)果了：RPT15PORTW*AR2十OB，PA； AR2中存放的是數(shù)據(jù)存儲器中數(shù)據(jù)存放的基地址，；ARO中存放的則是FFT長度的一半。在FFT算法中，經(jīng)常要用到位碼倒序?qū)ぶ?。以TI公司的C54X系列DSP為例，在它的間接尋址方式中，除了通常所使用的增量、減量和變址尋址功能。則相當(dāng)于多條指令并行執(zhí)行，從而大大提高了運算速度。圖22給出了兩種不同的結(jié)構(gòu)。即采用多總線結(jié)構(gòu)，它在片內(nèi)至少有四套總線：程序地址總線、程序數(shù)據(jù)總線、數(shù)據(jù)的地址總線和數(shù)據(jù)的數(shù)據(jù)總線[2]。通常指令存在一個存儲器中，數(shù)據(jù)存在另一個存儲器中。哈佛結(jié)構(gòu)允許在單周期可以進(jìn)行多次存儲器訪問。20世紀(jì)80年代早期，通用微處理器通常都只有一